Verilog model for QDRII
基于Verilog的QDRII+设备模型,支持4字突发、x18数据宽度及2.5周期延迟,适用于高速存储接口设计。包含完整测试环境与验证向量,提升开发效率。
2026-02-20
1