搜索：Input1

找到约 4 项符合「Input1」的查询结果

结果 4
热门搜索： STM32 FPGA PCB设计 电路图 51单片机 嵌入式 Arduino MATLAB Verilog Python
相关度 上传时间 下载量 查看数
共 4 条结果
按分类筛选
https://www.eeworm.com/dl/650/291387.html 人工智能/神经网络

The neuro-fuzzy software for identification and data analysis has been implemented in the MATLAB lan

The neuro-fuzzy software for identification and data analysis has been implemented in the MATLAB language ver. 4.2. The software trains a fuzzy architecture, inspired to Takagi-Sugeno approach, on the basis of a training set of N (single) output-(multi) input samples. The retur ...
下载 196
·
查看 1123
https://www.eeworm.com/dl/648/229995.html 单片机开发

l298调 速 程 序 常规的接法是这样的

l298调 速 程 序 常规的接法是这样的，EnableA接PWM信号，Input1输入正反控制信号， Input2是Input1经过反相以后的信号。L298的电平是与TTL电路相兼容的，一般是超过2.5V就为高电平。假如Input1为高电平时电机正转，那么低电平时就是反转，PWM信号控制电机的转速。 _________________ ...
下载 84
·
查看 1112
https://www.eeworm.com/dl/663/102239.html VHDL/FPGA/Verilog

设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 o

设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 output0 0 1 output1 1 0 output 2 1 1 output 3
下载 171
·
查看 1790
https://www.eeworm.com/dl/663/388867.html VHDL/FPGA/Verilog

verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout inpu

verilog code 4-bit carry look-ahead adder output [3:0] s //summation output cout //carryout input [3:0] i1 //input1 input [3:0] i2 //input2 input c0 //前一級進位
下载 29
·
查看 1174