基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(S...
以Altera公司的Quartus Ⅱ 7.2作为开发工具,研究了基于FPGA的DDS IP核设计,并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件,结合32位嵌入式CPU软核Nios II,构成可编程片上系统(S...
In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreus...
UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入门指南 ...
针对传统语音通信系统存在的地址编码繁杂、通信模式单一、难于维护的缺陷,设计了一款适用于工业现场的多功能语音通信系统。在排队论的基础上,对CAN总线语音通信系统进行了理论分析,重点介绍了CAN总线的软硬件设计。对系统的性能测试结果表明,系统的CAN帧丢失率<0.5‰,语音质量能通过...
基于MELP的水下实时语音通信机的研究与实现...