基于sopc的vga IP核设计参考文档
标签： sopc vga 文档
上传时间： 2017-02-15
上传用户：dengzb84
vhdl语言编写的AVR单片机IP核，里面有testbench和说明文档。
标签： vhdl AVR IP核 语言
上传时间： 2014-01-05
上传用户：zukfu
can控制器IP核，verilog语言描述实现。含测试例
标签： can IP核 控制器
上传时间： 2013-12-26
上传用户：plsee
里面包含15个altera的IP核的源代码,包括I2C，UART，VGA_SYN
标签： altera I2C IP核 源代码
上传时间： 2013-12-24
上传用户：569342831
usb1.1 IP核，使用verilog编写
标签： usb 1.1
上传时间： 2014-01-11
上传用户：qq21508895
实现fft的IP核，用vhdl语言实现。
标签： fft
上传时间： 2014-01-03
上传用户：onewq
wishbone总线的VHDL源代码 wishbone适用于与FPGA中IP核的高速通信，其接口简单，速度快 成为ip通信的主流
标签： wishbone VHDL FPGA IP核
上传时间： 2014-01-09
上传用户：maizezhen
i2c IP核 i2c.master i2c.mater.v
标签： master mater i2c IP核
上传时间： 2013-12-05
上传用户：moerwang
VERILOG VERSION PIC16C57 是一个用于FPGA模拟PIC16C57的IP核，有帮助文件，介绍了如何测试使用这个IP核。用VERILOG语言编写的。
标签： PIC 16C C57 VERILOG
上传时间： 2014-01-16
上传用户：franktu
基于verilog HDL的一个USB 1.1的IP 核，内有详细文档说明。
标签： verilog HDL 1.1 USB
上传时间： 2013-12-20
上传用户：731140412
