搜索结果
找到约 9 项符合
IOB 的查询结果
单片机开发 通过改变LINE_IN端口的模拟电压来改变IOB口输出的数据
通过改变LINE_IN端口的模拟电压来改变IOB口输出的数据，采用读取P_ADC_MUX_Ctrl寄存器启动ADC转换，可以通过发光二极管的点亮了解转换的数据值。可以作为初学者入门的小程序.
学术论文 FPGA中多标准可编程IO端口的设计.rar
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实 ...
学术论文 FPGA测试技术研究
论文首先介绍了SRAM型FPGA的典型代表XC4000系列的结构和主要特性，并对XC4000系列器件的配置模式和配置顺序做了简单介绍。根据XC4000系列器件各组成模块的功能和特点，可以将其分为可编程逻辑功能块(CLB)、输入输出功能块(IOB)、互连资源(IR)、可配置接口模块(CIM)和进位逻辑(CLM)等五大部分组成。 对于这五个功能模块， ...
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
文件格式 Note:通过模拟量输入口LINE_IN输入电压值
Note:通过模拟量输入口LINE_IN输入电压值，以8K的采样率经A/D //转换后送给IOB口控制LED点亮,同时可以根据LED的点亮来了解转换 //的数据
单片机开发 系统以SPCE061A为核心
系统以SPCE061A为核心，检测键盘模块和流量检测模块，根据检测结果按照程序设定的方式去控制红绿灯模块、倒计时数码管模块和放音模块。本系统共有4组双色LED指示灯，分别接交通灯模组的CS0、CS1、CS2、CS3脚，由61板的IOB的0、1、2、3脚供电，20盏灯的亮暗变化分成4种状态，每种状态亮5盏灯，由程序决定亮哪5盏；4个数码管 ...
单片机开发 凌阳单片机液晶驱动 /*--------------------------------------------------------*|***************简易心电图仪源程序*****
凌阳单片机液晶驱动
/*--------------------------------------------------------*|***************简易心电图仪源程序*************************|
|**********作者：李桃*******2007年3月**********************|
|**********************************************************|
|**********IOB低八位为数据口,第8--13位 ...
技术资料 FPGA笔试题及答案
1.       目前世界上有十几家生产CPLD/FPGA的公司，最大的两家是：( )和 ( )。答案：Xilinx、Altera目的：知识面考点：fpga熟悉2.       FPGA的基本结构由3种可编程单元和一个用于存放编程数据的静态存储器组成。这3种可编程的单元分别是（）、（）和（）。答 ...