IDLE
共 33 篇文章
IDLE 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 33 篇文章，持续更新中。
10G以太网帧发送速率控制机制分析
10G以太网帧发送速率控制机制分析，包括Deficit Idle Counter算法。
at89c2051-24pu
Features
• Compatible with MCS®-51Products
• 2K Bytes of Reprogrammable Flash Memory
– Endurance: 1,000 Write/Erase Cycles
• 2.7V to 6V Operating Range
• Fully Static Operation: 0 Hz to 24 MHz
•
12路触摸按键IC TSM12 数据手册
<p>非常难得12路触摸按键数据手册，韩国ADS TSM12MC</p><p><br/></p><p>1 Specification </p><p>1.1 General Feature </p><p> 12-Channel capacitive sensor with auto sensitivity calibration </p><p> Selectable
RTOS低功耗设计原理及实现_TicklessMode(FreeRTOS的实现)
<p>Tickless Idle Mode（FreeRTOS下的实现）</p><p>一前言</p><p>目前，越来越多的嵌入式产品在开发中使用RTOS作为软件平台，同时，开发中对低功耗的要求也越来越高，这篇文档会讨论一下如何在RTOS中处理微控制器的低功耗特性。</p><p>应用中使用的RTOS一般采用基于时间片轮转的抢占式任务调度机制，一般的低功耗设计思路如下：</p><p>1，当ldle任务运
UART IDLE中断使用-接收不定长串口数据
<p>在串口通信应用中，我们常使用接受和发送中断。这里有个非常有用的中断可能被大家所忽略，即总线IDLE中断。当一帧数据传输结束之后，总线会维持高电平状态，此时，就可以触发MCU的IDLE中断。在本文中，将介绍使用该中断来进行不定长串口数据接收的办法。通过该中断，可以省却很多用于检测数据传输是否完成的判断动作。</p>
ST7789V IC规格书
<p> Single chip TFT-LCD Controller/Driver with On-chip Frame Memory (FM)</p><p> Display Resolution: 240*RGB (H) *320(V)</p><p> Frame Memory Size: 240 x 320 x 18-bit = 1,382,400 bits</p><p> LCD Dri
verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型
<p>verilog实现I2C通信的slave模块源码状态机设位计可做I2C接口的仿真模型</p><p><br/></p><p>//`timescale 1ns/1ps</p><p>module I2C_slv (</p><p>input [6:0] slv_id,</p><p>input RESET,</p><p>input &nb
spi 通信的master部分使用的verilog语言实现
<p>spi 通信的master部分使用的verilog语言实现，可以做为你的设计参考。</p><p>module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata);</p><p> input rstb,clk,mlb,start;</p><p> input
ADS8329 Verilog fpga 驱动源码 2.7V 至 5.5V 16 位 1MSPS 串
<p>ADS8329 Verilog fpga 驱动源码，2.7V 至 5.5V 16 位 1MSPS 串行模数转换器 ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，可以做为你的设计参考。</p><p><br/></p><p>(</p><p> input clock, </p><p> input timer_clk_r,</p><p> input reset,&n
FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明 使用 FPGA
<p>FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。</p><p>timescale 1ns / 1ps</p><p>////////////////////////////////////////
SH367309参考手册
<p>SH367309是5-16串锂电池BMS用数字前端芯片，适用于总电压不超过70V的锂电池Pack。<br style="color: rgb(102, 102, 102); font-family: "Microsoft Yahei"; font-size: 20px; text-indent: 40px; white-space: normal; background-
IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件: module
<p>IIC接口E2PROM(AT24C64) 读写VERILOG 驱动源码+仿真激励文件:</p><p>module i2c_dri</p><p> #(</p><p> parameter SLAVE_ADDR = 7'b1010000 , //EEPROM从机地址
简论LTE小区重选相关准则
<p>
<span style="font-family:Verdana, Geneva, sans-serif;white-space:normal;background-color:#F5F5F5;">LTE小区重选相关准则</span>
</p>
<p>
<span style="font-family:Verdana, Geneva, sans-serif;white-space:no
codigo fuente de protocolo ARQ stop and wait (IDLE ARQ)
codigo fuente de protocolo ARQ stop and wait (IDLE ARQ)
scmRTOS is real-time preemptive operating system and supports up to 31 user processes (and one syste
scmRTOS is real-time preemptive operating system and supports up to 31 user processes (and one system idle process).
scmRTOS is real-time preemptive operating system and supports up to 31 user processes (and one syste
scmRTOS is real-time preemptive operating system and supports up to 31 user processes (and one system idle process).
AP2406技术手册
The AP2406 is a 1.5Mhz constant frequency, slope compensated current mode PWM step-down converter. The device integrates a main switch and a synchronous rectifier for high efficiency without an extern
功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能
功能是检测一个5位二进制序列“10010”。考虑到序列重叠的可能，有限状态机共提供8个状态（包括初始状态IDLE）。
利用PspTerminateProcess结束进程
利用PspTerminateProcess结束进程，除了2个系统进程（[System Idle]、System），其它的都能杀。
ads1.2开发环境下《ARM与嵌入式系统基础实验教程(1)》Idle_time的源码实验。
ads1.2开发环境下《ARM与嵌入式系统基础实验教程(1)》Idle_time的源码实验。