源码文件
module add4_2(cout,sum,a,b,cin); output[3:0] sum; output cout; input[3:0] a,b; input cin; assign {cout,sum}=a+b+cin; endmodu…
ICCAVR-V 源代码
iCCavr-V是一款专为AVR微控制器设计的强大编程工具，支持广泛的芯片型号，适用于工业控制、智能家居及嵌入式系统开发等多个领域。其友好的用户界面与丰富的功能选项，极大地简化了开发流程，是电子工程师不可或缺的利器。虫虫下载站提供1063个iCCavr-V相关资源，涵盖从入门教程…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 33 / 50 页
源码文件
module full_add3(a,b,cin,sum,cout); input a,b,cin; output sum,cout; assign {cout,sum}=a+b+cin; endmodule
源码文件
primitive mux31(Y,in0,in1,in2,s2,s1); input in0,in1,in2,s2,s1; output Y; table //in0 in1 in2 s2 s1 : Y 0 ? ? 0 0 : …
源码文件
primitive carry_udpx2(cout,cin,a,b); input cin,a,b; output cout; table // cin a b : cout ? 0 0 : 0; 0 ? 0 : …
源码文件
'timescale 1ns/1ns module test1; reg A,B,C; initial begin A = 0; B = 1; C = 0; #100 C = 1; #100 A = 1; B = 0; #100 A…
源码文件
module test2; reg clk1,clk2; parameter CYCLE = 100; always begin {clk1,clk2} = 2'b10; #(CYCLE/4) {clk1,clk2} …
源码文件
primitive carry_udpx1(cout,cin,a,b); input cin,a,b; output cout; table // cin a b : cout 0 0 0 : 0; 0 1 0 :…
源码文件
module latch_16(qo,din,load); output[15:0] qo; input[15:0] din; input load; reg[15:0] qo; always @(posedge load) begin qo…
源码文件
module count10(out,cout,en,clr,clk); output[3:0] out; output cout; input en,clr,clk; reg[3:0] out; always @(posedge clk or …
源码文件
module longframe1(clk,strb); parameter delay=8; input clk; output strb; reg strb; reg[7:0] counter; always@(posedge clk) …