源码文件
//=======选择设置计数初值的对象子模块=======// module route(clk_4Hz,mode,select,set,set_hr,set_min,set_sec,set_year,set_mon,set_day,set_week…
Hz 源代码
赫兹，是国际单位制中频率的单位，它是每秒钟的周期性变动重复次数的计量。[1]
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 49 / 50 页
源码文件
//=======scheme4中的选择设置计数初值的对象子模块，只修改了route_new.v中一条语句=======// module route_new1(clk_4Hz,mode,select,set,set_hr,set_min,set_se…
源码文件
module fdiv(clk,f1hz,f10hz,f100hz,f1khz); output f1hz,f10hz,f100hz,f1khz; input clk; reg f1hz,f10hz,f100hz,f1khz; integer…
源码文件
module fdiv(clk,f1hz,f10hz,f100hz,f1khz); output f1hz,f10hz,f100hz,f1khz; input clk; reg f1hz,f10hz,f100hz,f1khz; integer…
源码文件
|fdiv clk => f1khz~reg0.CLK clk => cnt1[31].CLK clk => cnt1[30].CLK clk => cnt1[29].CLK clk => cnt1[28].CLK clk => cnt1[27].…
源码文件
module fdiv(clk,f1hz,f10hz,f100hz,f1khz); output f1hz,f10hz,f100hz,f1khz; input clk; reg f1hz,f10hz,f100hz,f1khz; integer…
源码文件
module fdiv(clk,f1hz,f10hz,f100hz,f1khz); output f1hz,f10hz,f100hz,f1khz; input clk; reg f1hz,f10hz,f100hz,f1khz; integer…
源码文件
module gate_control( SW0,SW1,SW2, f1hz,f10hz,f100hz, Latch_EN, Counter_Clr, Counter_EN, dp_s1h…
源码文件
module dispdecoder( data_in, disp_select, dp_s1hz,dp_s10hz,dp_s100hz, Q5,Q4,Q3,Q2,Q1,Q0,counter_out, …
源码文件
module gate_control( SW0,SW1,SW2, f1hz,f10hz,f100hz, Latch_EN, Counter_Clr, Counter_EN, dp_s1h…