Hello+FPGA 技术资料

异步FIFO是一种先进先出的电路，使用在需要产时数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介绍解决这一问…

fpga verilog 模拟uart收发器，已在最高波特率115200下测试通过

FPGA VGA实现_Quartus 9.1

fpga+ccd+vga 实物投影仪视频展示台应用开发

写了一个很简单的内核！只是在屏幕上打印“hello,world”但分析此代码，可详细了解系统的引导过程，以及可以编写UCOS的系统引导程序

FPGA设计书籍-FPGA原理与实践

无线通信FPGA设计-附书配套FPGA源码

基于FPGA的电机控制\r\nFPGA-basedMotorControl

基于FPGA的电机控制 FPGA-basedMotorControl

基于FPGA实现步进电机的细分驱动控制，采用Verilog硬件描述语言构建高精度时序逻辑。支持多模式运动控制，提升电机运行平滑度与响应速度。