基于cpld的hdb3编码器 基于cpld的hdb3编码器
基于cpld的hdb3编码器 基于cpld的hdb3编码器...
基于cpld的hdb3编码器 基于cpld的hdb3编码器...
hdb3的发送端源代码,采用verilog可综合格式书写。已经在多款fpga和cpld芯片成功综合实现。...
实现HDB3编码,使用VHDL语言,-1用01表示,1用10表示,0用00表示。...
一般由信源发出的数字基带信号含有丰富的低频分量,甚至直流分量,这些信号往往不宜直接用于传输,易产生码间干扰进而直接影响传输的可靠性,因而要对其进行编码以便传输。传统的井下信号在传输过程中普遍采用曼彻斯特码的编解码方式,而该方式的地面解码电路复杂。FPGA(现场可编程门阵列)作为一种新兴的可编程逻辑器...
基于cpld的hdb3编码器\r\n...