虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

HARDWARE

  • spartan 3 HARDWARE reference document xilinx

    spartan 3 HARDWARE reference document xilinx

    标签: reference HARDWARE document spartan

    上传时间: 2014-08-28

    上传用户:大融融rr

  • Conferencing code using Dialogic HARDWARE

    Conferencing code using Dialogic HARDWARE

    标签: Conferencing Dialogic HARDWARE using

    上传时间: 2017-09-23

    上传用户:tianjinfan

  • Genode FX is a composition of HARDWARE and software components that enable the creation of fully fl

    Genode FX is a composition of HARDWARE and software components that enable the creation of fully fledged graphical user interfaces as system-on-chip solutions using commodity FPGAs.

    标签: composition components HARDWARE creation

    上传时间: 2017-09-24

    上传用户:huql11633

  • Complete solution for HARDWARE Programming. PonyProg software and Schematics. Contains PCBs and al

    Complete solution for HARDWARE Programming. PonyProg software and Schematics. Contains PCBs and all the HARDWARE diagrams needed by the HARDWARE Programmer. PCBs are tested and Software which is a Freeware, Works well under Windows XP and Windows Vista.

    标签: Programming Schematics and Complete

    上传时间: 2013-12-31

    上传用户:123啊

  • The Verilog HARDWARE Description Language, 5th Ed

    The Verilog HARDWARE Description Language, 5th Ed

    标签: Verilog

    上传时间: 2018-04-15

    上传用户:MagicJ

  • FAT32中文版.rar

    HARDWARE white paper-fat32中文资料,有参考价值

    标签: FAT 32

    上传时间: 2013-04-24

    上传用户:624971116

  • TMS320VC33系统的硬件设计The HARDWARE Design of TMS320VC33 System

    本文针对浮点DSP 芯片TMS320VC33 芯片的结构特点,介绍了该芯片最小系统硬件电路设计的方法,并结合实际应用情况,介绍了相关的时钟电路、复位电路、JTAG 仿真接口电路、外围存储器接口电

    标签: TMS 320 HARDWARE Design

    上传时间: 2013-06-11

    上传用户:jcljkh

  • Verilog_HDL

    Verilog_HDL硬件描述语言入门及提高-Verilog_HDL entry and increase HARDWARE description language

    标签: Verilog_HDL

    上传时间: 2013-07-27

    上传用户:yxgi5

  • JPEG2000算术编码的研究与FPGA实现

    JPEG2000是由ISO/ITU-T组织下的IEC JTC1/SC29/WG1小组制定的下一代静止图像压缩标准.与JPEG(Joint Photographic Experts Group)相比,JPEG2000能够提供更好的数据压缩比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多种特性使得它具有广泛的应用前景.但是,JPEG2000是一个复杂编码系统,目前为止的软件实现方案的执行时间和所需的存储量较大,若想将JPEG2000应用于实际中,有着较大的困难,而用硬件电路实现JPEG2000或者其中的某些模块,必然能够减少JPEG200的执行时间,因而具有重要的意义.本文首先简单介绍了JPEG2000这一新的静止图像压缩标准,然后对算术编码的原理及实现算法进行了深入的研究,并重点探讨了JPEG2000中算术编码的硬件实现问题,给出了一种硬件最优化的算术编码实现方案.最后使用硬件描述语言(Very High Speed Integrated Circuit HARDWARE Description Language,VHDL)在寄存器传输级(Register Transfer Level,RTL描述了该硬件最优化的算术编码实现方案,并以Altera 20K200E FPGA为基础,在Active-HDL环境中进行了功能仿真,在Quartus Ⅱ集成开发环境下完成了综合以及后仿真,综合得到的最高工作时钟频率达45.81MHz.在相同的输入条件下,输出结果表明,本文设计的硬件算术编码器与实现JPEG2000的软件:Jasper[2]中的算术编码模块相比,处理时间缩短了30﹪左右.因而本文的研究对于JPEG2000应用于数字监控系统等实际应用有着重要的意义.

    标签: JPEG 2000 FPGA 算术编码

    上传时间: 2013-05-16

    上传用户:671145514

  • 瑞芯Rknano主要技术参数

    瑞芯Rknano主要技术参数 ARM + HARDWARE Accelerator ,最大主频120M 支持8/16位LCD,支持MCU屏,最大分辨率160x128 支持SD、I2S、I2C接口,内置PWM控制器 8bit ECC NAND FLASH控制器,支持4片选,SLC/MCL

    标签: Rknano 瑞芯 技术参数

    上传时间: 2013-04-24

    上传用户:christopher