摘要:介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理
摘要:介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理,并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序...
摘要:介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术(DDS)的三相多波形函数发生器的基本原理,并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序...
一种由可编程逻辑器件集成的数字滤波器的设计...
数字电路的串扰分析在数字电路设计领域,串扰是广为存在的,如PCB板、器件封装(Package)、连接器(Connector)和连接电缆(Cable)。而且随着信号速率的提高和产品外形尺寸越来越小,数字系统总的串扰也急剧增加。过大的串扰会影响到系统的性能,甚至可能引起电路的误触发,导致系统无法正常工作...
2个4位二进制数相加的加法器件,其结果显示在七段译码器中...
在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平,以防止电流漂移(具有总线保持功能的器件无需处理不用输入管脚)。究竟上拉还是下拉由实际器...