GPIF+FIFO 热门资料

一个同步FIFO，包括testbench，

实现fifo的基本功能。使用Verilog能够实现的同步数据先入先出功能，简单易懂，并带有相应的测试文件

FIFO 源程序，verilog HDL实现，自己验证过，没问题

ucos_ii在str710f2z6上的移植及串口驱动（包含了fifo）源代码。其中“读我。txt”文件中有移植时做的简单笔记。希望对需要的初学者有所帮助。

cy7c68013 固件开发针对GPIF接口的编程技巧

操作系统课程设计（源码和报告） 请求页式管理缺页中断模拟设计--FIFO、OPT

EZ USB GPIF的控制器的源代码，已经调试通过

用vhdl编写的fifo队列.可以在maxplus2平台上使用.

这个是对先进先出队列FIFO的理解,希望能帮到大家,

通用异步FIFO设计的verilog代码，来自于opencore