GPIF+FIFO 热门资料

USB通讯Slave FIFO,包含驱动。已经调试过了，可以用。

通用FIFO的VHDL编程 字深和字长可以自己设计

可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。

一个FIFO源代码，基于Altera FPGA

是基于fpga的FIFO乒乓操作，后面是与SDRAM接口的，这样主要方便sdram的刷新

VERILOG Synchronous FIFO. 4 x 16 bit words.

fpga从FIFO读数据并上传到双口ram中。

一个基于VHDL同步FIFO的设计思路的文章，以及一个编译完整的程序。

设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候，都会使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其针对性变差，某些情况下会变得不方便或者将增加硬件成本。此时，需要进行自行FIFO设计。本文提供了一种基于信元的FIFO设计方法以供设计…

学习使用页面置换算法FIFO和LRU，进一步了解操作系统中页面分配及中断。