GPIF+FIFO 技术资料

In the absence of RAM, XC3000 FIFOs must be constructedwith registers. Using both flip-flops, on

USB和CPLD之间传输,已经调试完成,向SRAM里写数据后从FX2 USB GPIF 口读出,使用EZ-USB Control Panel 读

异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频…

一个可以综合的Verilog 写的FIFO存储器 内附文档说明

DSP通过EMIF接口与外部FIFO通信并实现IQ调制功能

AMR7 队列驱动。 LPC2138基于ucos的中间件,FIFO发送队列缓冲，信号量同步，用于发送批量数据.

操作系统中内存页面的先进先出的替换算法fifo

可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。

使用Verilog硬件描述语言完成了一个异步FIFO的设计，供相关硬件开发人员参考。

FX2Pipe is a small high speed USB transfer program which can pipe stdin into the FX2 FIFO or back from the FIFO to stdout.