LM3S系列UART例程:以FIFO中断方式接收
GPIF+FIFO 技术资料
汇集 GPIF+FIFO 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
这是使用FIFO编写的一个排队程序,可以将读取的数据存在一个FIFO中,由应用程序读取
CBUF.LIB OVERVIEW: The circular buffers here are standard rotating FIFO buffers. THey are currently used by the RS232 serial libra…
一个可以综合的Verilog 写的FIFO存储器,word格式
This a CY7C68013 (USB2.0 Chip) Configuration example for Slave FIFO Mode with Sync Signal.
This an USB2.0 chip CY7C68013 Configuraion Example for Slave FIFO mode with "async" mode.
异步FIFO 已上板试过 并附测试文件
一个可综合的同步FIFO的verilog源代码
verilog HDL原码 一种简单的同步FIFO原码,可以被综合
高质量的VHDL代码乒乓处理FIFO缓存