虫虫首页|资源下载|资源专辑|精品软件
登录|注册

GHz

  • 详述802.11g-2003 在2.4 GHz带宽高速传输技术、标准

    详述802.11g-2003 在2.4 GHz带宽高速传输技术、标准

    标签: 802.11 2003 2.4 GHz

    上传时间: 2017-07-15

    上传用户:gyq

  • 1.8V 5.2 GHz 差分结构CMOS 低噪声放大器

    0234、1.8V 5.2 GHz 差分结构CMOS 低噪声放大器

    标签:

    上传时间: 2014-04-09

    上传用户:cgmmei

  • 1.8 GHz CMOS 有源负载低噪声放大器

    0239、1.8 GHz CMOS 有源负载低噪声放大器

    标签:

    上传时间: 2014-04-09

    上传用户:lxm

  • ARM嵌入式系统在家用通信平台中的应用与研究

    智能家庭信息系统是集自动化、计算机、通信技术于一体的“3C”系统,它将各种家电产品结合成一个有机整体,实现了对家电设备进行集中或异地控制和管理,以及能够与外界进行信息交互,以控制终端为突破口作为对家庭信息系统的研究,将有可能在以后的竞争中占据制高点,取得良好的经济和社会效益。 本课题开发的智能家庭信息系统是以实际项目为背景,对基于网络的嵌入式家庭信息系统进行了研究。通过对传统智能家居的特点进行分析,指出了目前市场上的智能家居系统的局限性,提出了基于短距无线网络的现代智能家居系统是将来的发展趋势。 接着对智能家居控制的系统构架以及相关关键技术进行了分析和比较,指出基于IEEE802.15.4的ZigBee技术是目前最适合无线家居控制系统的无线标准,并对该标准进行了深入研究。 论文充分考虑到家庭信息化网络的现状和家庭内部各信息家电的互连、集中控制、远程访问与控制的需求,以及低成本实现的实际需要,及设备互连对传输带宽和使用灵活性等特点的需要,设计了以无线ZigBee技术组成家庭网络体系总体结构,避免了在家庭内部布线的缺陷,且满足了功耗低,成本低,网络容量大等要求。 设计了新型无线通讯模块,该模块主控芯片采用8位低功耗微控制器ATMEGA64及CHIPCON公司推出的首款符合2.4 GHz IEEE802.15.4标准的射频收发器CC2420来实现ZigBee模块,它可以降低无线通讯的成本和提高无线通讯的可靠性,可以单独使用,也可以嵌入其它设备。 论文采用了免费、公开的linux操作系统,并给出了在Linux上的开发流程。 最后,论文具体分析了无线ZigBee协议、ZigBee组网技术以及它们在将来的广泛应用。深入地研究了HTTP超文本传输协议,设计了远程客户端访问和控制家用电器的界面,并给出了部分软件设计流程图。

    标签: ARM 嵌入式系统 中的应用

    上传时间: 2013-04-24

    上传用户:agent

  • 基于FPGA的数字射频存储器设计

    数字射频存储器(Digital Radio FreqlJencyr:Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力,已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术,DRFM由于具有处理这些相干波形的能力,被越来越广泛地应用于电子对抗领域作为射频频率源。目前,国内外对DRFM技术的研究还处于起步阶段,DRFM部件在采样率、采样精度及存储容量等方面,还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理,在现有的研究基础上提出了一种便于工程实现的设计方法,给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位,具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波,用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器,采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片,从而大大降低了系统的功耗,提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真,仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比,具有更高的性能指标和优越性。

    标签: FPGA 数字射频 存储器

    上传时间: 2013-06-01

    上传用户:lanwei

  • 基于多环锁相宽带细步进频率合成器的设计

    为了满足宽频段、细步进频率综合器的工程需求,对基于多环锁相的频率合成器进行了分析和研究。在对比传统单环锁相技术基础上,介绍了采用DDS+PLL多环技术实现宽带细步进频综,输出频段10~13 GHz,频率步进10 kHz,相位噪声达到-92 dBc/Hz@1 kHz,杂散抑制达到-68 dBc,满足实际工程应用需求。

    标签: 锁相 宽带 合成器 步进频率

    上传时间: 2013-10-12

    上传用户:Late_Li

  • 小型化数字测频接收机

    本文介绍了AD公司的RF/IF相位和幅度测量芯片AD8302,并以此芯片为核心,组合功分器、延迟线和FPGA芯片设计了瞬时测频接收机,改进了传统的设计方案。依照设计制作了测频系统,并对系统整体性能进行了测试,测试结果表明本系统可以准确测量1.4~2.0 GHz范围内的信号,测频精度为10 MHz。

    标签: 数字测频 接收机

    上传时间: 2013-10-26

    上传用户:zsjzc

  • 宽带低EVM直接变频发射机

    本电路为宽带直接变频发射机模拟部分的完整实施方案(模拟基带输入、RF输出)。通过使用锁相环(PLL)和宽带集成电压控制振荡器(VCO),本电路支持500 MHz至4.4 GHz范围内的RF频率。PLL中的LO执行谐波滤波,确保提供出色的正交精度。低噪声LDO确保电源管理方案对相位噪声和EVM没有不利影响。这种器件组合可以提供500 MHz至4.4 GHz频率范围内业界领先的直接变频发射机性能。

    标签: EVM 宽带 发射机 直接变频

    上传时间: 2013-11-22

    上传用户:墙角有棵树

  • 基于ADS的C波段的低噪声放大器仿真设计

    低噪声放大器是接收机中最重要的模块之一,文中采用了低噪声、较高关联增益、PHEMT技术设计的ATF-35176晶体管,设计了一种应用于5.5~6.5 GHz频段的低噪声放大器。为了获得较高的增益,该电路采用三级级联放大结构形式,并通过ADS软件对电路的增益、噪声系数、驻波比、稳定系数等特性进行了研究设计,最终得到LNA在该频段内增益大于32.8 dB,噪声小于1.5 dB,输入输出驻波比小于2,达到设计指标。

    标签: ADS C波段 低噪声放大器 仿真设计

    上传时间: 2013-11-14

    上传用户:brilliantchen

  • 横向Ka波段波导微带探针过渡的设计和优化

    介绍了一种横向Ka波段宽带波导-微带探针过渡的设计,基于有限元场分析软件Ansoft HFSS对该类过渡的设计方法进行了研究。最后给出了Ka波段内的优化数据。仿真结果表明,该宽带波导-微带探针过渡在26.5G~40 GHz内插入损耗小于0.065 dB,达到了设计目标。

    标签: Ka波段 波导 微带探针

    上传时间: 2014-05-27

    上传用户:gxy670166755