程序补充说明:对于时序逻辑 程序补充说明:对于时序逻辑,即always模块的敏感表为沿敏感信号(多为时钟或复位的正沿或负沿),统一使用非阻塞赋值“<=” 2013-12-11 57 Fuzzy逻辑