FPGA教材
VHDL 语言程序设计,包括VHDL各种源程序和仿真...
VHDL 语言程序设计,包括VHDL各种源程序和仿真...
FPGA开发流程及注意事项,将FPGA的开发分成几个阶段,分别进行叙述...
介绍FPGA 设计时序收敛方面知识的PPT...
FPGA教程FPGA教程FPGA教程FPGA教程FPGA教程...
异步FIFO是一种先进先出的电路,使用在需要产时数据接口的部分,用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中,由于时钟之间周期和相位完全独立,因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本设计介绍解决这一问题的一种方法。本设计采用VHDL语言的形...