FPGA的数字时钟的设计
该文档为基于FPGA的数字时钟的设计讲解文档,在QuartusⅡ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟.通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证.由于数字时钟的通用性 及Verilog HDL语言的可移...
该文档为基于FPGA的数字时钟的设计讲解文档,在QuartusⅡ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字 时钟.通过将设计代码下载到FPGA的开发平台Ahera DE2开发板上进行了功能验证.由于数字时钟的通用性 及Verilog HDL语言的可移...
该文档为FPGA数据传输模块设计简介文档,是一份还算不错的参考文档,感兴趣的可以下载看看,,,,,,,,,,,,,,,,,...
该文档为基于FPGA的最简CPU设计总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
该文档为FPGA竞争冒险详解总结文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………...
基于FPGA的SDRAM串口实验,verilog语言编写...