针对物体在不同色温光源照射下呈现偏色的现象，用FPGA实现对Bayer CCD数字相机的自动白平衡处理。根据CFA(Color Filter Array)的分布特点，利用双端口RAM(DPRAM)，实现了颜色插值与色彩空间转换。在FPGA上设计了自动白平衡的三大电路模块：色温估计、增益计算和色温校正，并连接形成一个负反馈回路，然后结合EDA设计的特点，改进了增益计算的过程，有效地抑制了色彩振荡现象。
上传时间： 2013-10-10
上传用户：ouyangmark
基于Actel FPGA 的多串口扩展设计采用了Actel 公司高集成度，小体积，低功耗，低系统成本，高安全性和可靠性的小容量FPGA—A3P030 进行设计，把若干接口电路的功能集成到A3P030 中，实现了三路以上的串口扩展。该设计灵活性高，可根据需求灵活实现并行总线扩展三路UART 或者SPI 扩展三路UART，波特率可以灵活设置。
上传时间： 2013-10-18
上传用户：JIEWENYU
提出一种利用FPGA实现相关干涉仪测向算法的方法，给出了测向系统的结构和组成框图，并详细介绍了FPGA内部模块的划分及设计流程，最后结合实际设计出一种实现方案，并讨论了该方案在宽带测向中较原有实现方式的优势。为了使算法更适于FPGA实现，提出了一种新的相位样本选取方法，并仿真验证了该方法与传统方法的等效性。
上传时间： 2013-11-11
上传用户：1142895891
基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。
上传时间： 2013-11-03
上传用户：23333
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。
上传时间： 2014-12-28
上传用户：plsee
随着SoC设计复杂度的提高，验证已成为集成电路设计过程中的瓶颈，而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现，并对验证过程中的问题进行了分析，并提出相应的解决办法。
上传时间： 2013-10-22
上传用户：sxdtlqqjl
介绍了AES中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.
上传时间： 2013-11-30
上传用户：hzy5825468
本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： l 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 l 形成风格良好和完整的文档。 l 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 l 便于新员工快速掌握本部门FPGA的设计流程。
上传时间： 2013-11-24
上传用户：xmsmh
FPGA数字电子系统设计与开发实例导航(源程序) 1每个项目都有说明文件，介绍使用方法。
上传时间： 2013-10-31
上传用户：yuchunhai1990
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
