FPGA时序管理

对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性...

2025-03-04 2 FPGA时序管理

大一时写的一个成绩管理课设，写的不好，就看看而已

2013-12-27 171 FPGA时序管理

2013-12-31 29 FPGA时序管理

2014-01-21 166 FPGA时序管理

C2000™ MCU 系列采用了 32 位架构、先进的外围电路和模拟集成，可在多种应用中实现完美的性能和实时控制。独特且功能齐全的外围电路包括一个无以伦比的单片 12.5-MSPS ADC、高分辨率 PWM、增强型捕获单元等等。...

2013-10-27 58 FPGA时序管理

2016-11-05 124 FPGA时序管理

这是我在编写文件管理系统时，编写的一个实现修改文件属性程序。

2013-12-18 124 FPGA时序管理

课设时做的学生成绩管理系统，希望对大家有参考价值

2016-07-15 195 FPGA时序管理

FPGA时序管理 热门资料