基于FPGA的can 总线设计
基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。...
基于FPGA的can 总线设计,采用verilog语言编写。在FPGA的开发环境下,新建一个工程,然后将本文件中的各个源代码添加进工程里,即可运行仿真。...
详细地讲述了各个中FPGA的例子,是初学者的选择。谢谢站长给这个机会。...
基于FPGA的I2C总线模拟,采用verilog HDL语言编写。...
并口epp模式下与fpga通信例子,附源码...
本论文主要论述JPEG2000中嵌入式块编码的FPGA设计,非常有参考价值...