基于FPGA的高速FIR数字滤波器设计
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确...
本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。 论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确...
·基于DSP—TMS320C5402的FIR数字滤波器设计及实现...
·基于MATLAB的FIR带阻数字滤波器的设计...
· 摘要: 介绍了DSP,论述了TMS320C5416DSP芯片及其开发环境,给出了一个FIR滤波器的设计原理. ...
FIR数字滤波器设计FPGA实现的研究。流水线技术在文中得到了应用,提高了数据处理的速度...