FILE
共 2,094 篇文章
FILE 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 2094 篇文章，持续更新中。
IPC-A-610G 电子组件可接受性PCB检验国际标准规范文件 2017年11月发行，最新版。
<p>中文描述 IPC-A-610是一份使用非常广泛的电子组件验收文件。标准委员会的成员来自17个国家，他们提供数据和专业知识来完成升版工作，这份文件带来了最新的标准，以及许多新的修订的行业图片。 这是一份检查员、操作者和其他感兴趣人员必须具备的电子组件接收标准的文件。IPC-A-610是和J-STD-001协同开发的，并在本修订版中首次使用了IPC/WHMA-A-620。2017年11月翻译。<
IPC-A-610G EN Free Download
<p>IPC-A-610G EN Acceptability of Electronic Assemblies Free Download</p><p><br/></p><p>OTHER PDF FILES:</p><p>IPC-A-600J</p><p>IPC-A-620C</p><p>IPC-7711C/7721C</p><p>MORE ...</p><p>www.file123.top </
IPC-A-610G 中文版 电子组件的可接受性
<p> http://www.file123.top/cn/a610.htm</p><p>中文描述 IPC-A-610是一份使用非常广泛的电子组件验收文件。标准委员会的成员来自17个国家，他们提供数据和专业知识来完成升版工作，这份文件带来了最新的标准，以及许多新的修订的行业图片。 这是一份检查员、操作者和其他感兴趣人员必须具备的电子组件接收标准的文件。IPC-A-610是和J-STD-0
ADS2015 Patch
<p>将license.lic里面的myserver</p><p>替换 为你的计算机名</p><p>将112233445566 全部替换为你的hostid 就是ipconfig出现的第一个网卡的mac地址</p><p><br/></p><p><br/></p><p>将EEsof_License_Tools.rar 解压 ，复制替换你的 EEsof_License_Tools\bin下相应的文件</
allegro导出dxf文件的方法与步骤
<p>该书为allegro导出dxf文件的方法与步骤讲解文档，是一份十分不错的参考资料，感兴趣的可以下载看看</p><p><br/></p><p>Allegro 导出Dxf文件的方法与步骤 </p><p>一、打 开您的BRD FIL E </p><p>二、 显示好 当前您要转出的 层 </p><p>三、 File >> E Xport>> D
tiny817_TCA模块的PWM应用教程
<p>开发环境需求：</p><p>1：win10 系统的电脑（win7 也可以，不过安装或使用时经常出错）；</p><p>2：可以连接internet；</p><p>3：Studio7 开发环境；</p><p>4：ATtiny817 Xplained Mini 开发板；</p><p>5：MicroUSB 接口的安卓手机数据线一根；</p><p>6：最好有示波器（没有的话可以通过外接LED 亮暗来判
S32DS 使用 tips--使用Flash from file下载S19或elf文件
<p>在项目联合开发中，出于对知识产权的保护，在项目工程功能评估阶段和功能开发过程中，用户需要给他们的客户提供可测试的程序，但又不希望客户看到应用工程的源代码和工程，这个时候，我们就可以提供应用工程的编译结果S19文件或者二进制可执行文件-elf给客户，让他们使用编程工具/调试器下载完成功能验证。</p><p>本文基于NXP最新的32位汽车级MCU软件开发集成环境 S32DS IDE介绍如何生成S
基于matlab FPGA verilog的FIR滤波器设计
<p>本例程实现8阶滤波器，9个系数，由于系数的对称性，h(0)=h(8)，h1(1)=h(7)，h(2)=h(6)，h(3)=h(5)，h(4)为中间单独一个系数。</p><p>实现框图：</p><p>推导出当系数N为偶数时,例如N=4：y(n)=h(0)*{x(0)+x(n-3)}+h(1)*{x(n-1)+x(n-2)}</p><p>当系数N为奇数时，例如N=5：y(n)=h(0)*{x(0
FAFTS文件系统函数详解
<p>FAFTS文件系统函数详解,介绍了FAFTS文件系统常用的函数，</p><p>FatFS 文件系统 （每条指令讲的都很细） </p><p>FATFS 是一个为小型嵌入式系统设计的通用 FAT(File Allocation Table)文件系统模
块。FatFs 的编写遵循 ANSI C，并且完全与磁盘 I/O 层分开。因此，它独立(不依赖)于硬
件架构。它可以被嵌入到低成本的
zynq7020 FPGA使用指南
<p>1.安装ActiveHDL83sp1_main_installation;<br/>2.将ibfs32.dll复制到D:\Aldec\Active-HDL 8.3\BIN下；<br/>3.将license_ActiveHDL82.dat复制到D:\Aldec\Active-HDL 8.3\Dat下；<br/>4.安装ActiveHDL83.2120.sp1_Update2_2011_05_0
CodeWarrior介绍(自己整理)
<p>写给CodeWarrior初学者 1． 运行CodeWarrior IDE，打开软件界面； 2． 点击“File”菜单下的“New”选项，然后在“Project”选项卡中选择“HC(S)12 New Project Wizard”，也就是新建工程向导，在右侧输入你要键入的工程名和你要放在哪个文件夹下面； 3． 点击“确定”后下面选择你采用的单片机型号，比如你选择“
KEIL-C编译器错误的解决办法
<p>KEIL C编译器常见警告与错误信息的解决办法 1. Warning 280:‟i‟:unreferenced local variable 说明局部变量i 在函数中未作任何的存取操作 解决方法消除函数中i 变量的宣告 2 Warning 206:‟Music3‟:missing function-prototype 说明Music3( )函数未作宣告或未作外部宣告所以无法给其他函
C编译器错误信息中文翻译
<p>Ambiguous operators need parentheses 不明确的运算需要用括号括起 Ambiguous symbol ``xxx`` 不明确的符号 Argument list syntax error 参数表语法错误 Array bounds missing 丢失数组界限符 Array size toolarge 数组尺寸太大 Bad charact
s5pv210刷机工具DNW驱动（win7-64）
<p>此驱动适用于win7 64位的系统</p><p>安装之前需要解决此驱动的数字签名 .最好的办法就是通deseo13b.exe破解</p><p>破解过程如下:</p><p>1 .打开 deseo13b.exe</p><p>2 .select "enable text mode" > next > ok</p><p>2.选择"Sign a S
SDIO 协议大全 详细版和简化版本都有
<p style="margin-top: 0px; margin-bottom: 0px; padding: 0px; color: rgb(86, 86, 86); font-family: 微软雅黑; font-size: 14px; white-space: normal; background-color: rgb(237, 235, 235);">SDIO 协议大全 
Canape基础使用方法
<p>1.点击canape选择New projet</p><p>2.选择工作路径</p><p>3.在主界面中新建一个Device-New</p><p>4.driver type 选择XCP</p><p>5.XCP driver settings选择左边general,右边加载seed&key,关闭当前settings窗口.</p><p>6.点击next进入下一个界面加载MAP file,选
快速开发EtherCAT从站（英文版）
<p>Select the librarics\ArduCAT' folder in the downloaded code,so that the “ArduCAT"library</p><p><br/></p><p>will appear in the“Contributed”library lists.</p><p><br/></p><p>3.Slave stack cod
PSpice里添加SPICE模型
<p>PSpice 添加SPICE模型</p><p><br/></p><p>1.TI公司提供的是MOD file or TXT type.</p><p><br/></p><p>2.ADI公司提供的是CIR格式的文件</p><p><br/></p><p>So如何将这些不同类型的SPICE仿真模型转化simulation可用的b文件呢?以下将介绍一</p><p><br/></p><p>种方法将不同类型
使用 SEGGER JFLASH ARM 程序下载说明
<p>使用SEGGER JFLASH ARM程序下载说明 1 针对控制板ARM芯片设置JLINK软件 1.1将JLINK的20Pin排线一端连接控制板ARM的JTAG口（JLINK排线端口和JTAG接口处均有一个“△”标识，确保两个标识相对应），JLINK USB接口一端连接计算机的USB接口 1.2打开电源，给控制板上电（如果是直接在逆变器整机上烧写程序请务必断开交流电） 1.3双击桌面图
PCBSI信号完整性之反射仿真要点
<p>PCBSI信号完整性之反射仿真要点</p><p>将模型的IBIS格式转化为DML格式，可以使用Alegro自带的Model Integrity一般有两种方式打开此软件：</p><p><br/></p><p>1、在SPECCTRAQuest下，点击Toods->Model Integrity；</p><p><br/></p><p>2、在Allegro目录下，Model Integrity