虫虫虫开发者社区

上传资源

FIFO

FirstInputFirstOutput的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。

资源总数

422

FIFO 热门资料

一个可以综合的Verilog 写的FIFO存储器内附文档说明

一个可以综合的Verilog 写的FIFO存储器内附文档说明

2015-11-15 105 FIFO

AMR7 队列驱动。 LPC2138基于ucos的中间件,FIFO发送队列缓冲

AMR7 队列驱动。 LPC2138基于ucos的中间件,FIFO发送队列缓冲，信号量同步，用于发送批量数据.

2015-08-10 186 FIFO

操作系统中内存页面的先进先出的替换算法fifo

操作系统中内存页面的先进先出的替换算法fifo

2014-09-09 123 FIFO

可以直接下载到芯片用的带有FIFO的完全UART程序

可以直接下载到芯片用的带有FIFO的完全UART程序，vhdl语言编写。

2016-09-28 200 FIFO

使用Verilog硬件描述语言完成了一个异步FIFO的设计

使用Verilog硬件描述语言完成了一个异步FIFO的设计，供相关硬件开发人员参考。

2013-12-31 22 FIFO

FX2Pipe is a small high speed USB transfer program which can pipe stdin into the FX2 FIFO or back fr

FX2Pipe is a small high speed USB transfer program which can pipe stdin into the FX2 FIFO or back from the FIFO to stdou...

2017-06-11 89 FIFO

a 16 by 4 ram is used for many applications as a basic component such as fifo and stack etc

a 16 by 4 ram is used for many applications as a basic component such as fifo and stack etc

2013-12-29 178 FIFO

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、与写时钟同步的...

2014-01-25 154 FIFO

关于操作系统:先进先出调度算法（FIFO）处理缺页中断

关于操作系统:先进先出调度算法（FIFO）处理缺页中断

2014-01-03 48 FIFO

连接CY7B923和CY7B933(HOTlink器件)至宽数据总线的定时FIFO存储器

This application note considers general interfacing issues betweenthe Cypress CY7B923/CY7B933 (H

2024-03-11 1 FIFO