FIFO
共 828 篇文章
FIFO 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 828 篇文章，持续更新中。
IP核生成文件
IP核生成器生成ip后有两个文件对我们比较有用，假设生成了一个asyn_fifo的核，则asyn_fifo.veo给出了例化该核方式（或者在Edit－>Language Template->
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E FPGA family is a pin- and bitstream-compatible<BR>superset of the Xilinx XC4000 FPGA fam
TL16C750中文资料
TL16C750是TI公司的异步通信芯片,其主要特点如下:<BR>管脚与TL16C550B兼容;<BR>可由软件设定16字节或64字节的FIFO以减少CPU中断;<BR>最高可达1M的波特率,其波特率
基于FPGA的数据处理与传输系统研究
随着现场可编程门阵列(FPGA，Field Programmable Gate Array)的出现，由于其具有集成度高、体积小，可在线编程、开发周期短等优点，因此FPGA被越来越多的应用于数据采集与处理系统中。 论文首先简要介绍了数据采集与处理系统的现状、存在的问题、以及发展的趋势。本数据处理与传输系统采用了ALTERA公司的FPGA芯片，整个系统由数据采集模块、异步FIFO模块、FFT处理模块、
基于FPGA的雷达信号侦察数字接收机
随着信号处理技术的进步和电子技术的发展，雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出，促使雷达侦察接收机朝大带宽、全截获方向发展，现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现，为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点，在前人研究基础上，从算法和硬件实现两方面，对雷达信号侦察数字接收机若干关键技术进行了研究和创新，主要研究内
广播覆盖效果监测记录仪设计与研究
本文通过分析国内外广播覆盖效果监测记录装置的发展现状，针对我国当前广播部门的要求和工程实际问题，研制了一种基于FPGA技术的新型广播覆盖效果监测记录装置。 论文完成了基本的硬件电路设计、FPGA控制与转换电路的设计和主控计算机软件设计。 硬件设计方面，根据广播系统中数据采集和处理的实际特点，采用收音模块对接收到的广播信号进行接收、预处理等操作；采用FPGA控制多路选择器的方式进行多通道的切换；用F
基于FPGA的SCI节点的研究与实现
国家863项目“飞行控制计算机系统FC通信卡研制”的任务是研究设计符合CPCI总线标准的FC通信卡，本课题是这个项目的进一步引伸，用于设计SCI接口，以实现环上多计算机系统间的高速串行通信。 本文以此项目为背景，对基于FPGA的SCI节点进行研究与实现。论文先概述SCI协议和SCI节点模型。SCI协议是一种可支持高性能多处理器，一致性内存共享，高度可扩展的互联标准；SCI节点模型包含发送和接收存储
基于FPGA的DSUWB多用户检测的实现
超宽带(UWB)通信技术是一种新兴的短距离无线通信技术，因具有高达GHz的带宽并能提供上百兆的高速率等优点，成为当前研究与开发的热点。但是，超宽带技术要走向成熟，还需要解决许多关键的技术问题。其中之一就是接收机的硬件实现，要求它不仅有良好的接收性能，还要有简单的结构。 本文首先论述了超宽带通信的发展动态、基本原理和信道模型。接下来讨论了几种UWB接收技术。然后着重围绕自适应最小均方误差(MMSE)
用XC3000系列配置基于寄存器的同 异步FIFO存储器
In the absence of RAM, XC3000 FIFOs must be constructed<BR>with registers. Using both flip-flops, on
连接CY7B923和CY7B933(HOTlink器件)至宽数据总线的定时FIFO存储器
This application note considers general interfacing issues between<BR>the Cypress CY7B923/CY7B933 (H
高性能数据采集系统芯片LM12H458及其应用
LM12H458是美国NS公司生产的8通道数据采集系统芯片,它精度高、转换迅速、数据传输快、集成度高、单电源供电、外围接口简单,LM12H458内含可用来存储转换结果的32 字的FIFO和存储指令的8
网络路由器报文交换算法及实现
随着现代互联网规模的不断扩大，网络数据流量迅速增长，传统的路由器已经无法满足网络的交换和路由需求。当前，新一代路由器普遍利用了交换式路由技术，通过使用交换背板以充分利用公共通信链路，有效的提高了链路的利用率，并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器，可编程器件各自的特点，采用了基于ASIC，FPGA，CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现，
同步FIFO存储器深度扩展的两种方法
<P>Applications often require FIFO buffers deeper than those offered by discrete devices. By depth e
基于FPGA的串行RapidIO-PCI转接桥设计
针对传统总线PCI存在的问题，提出异步FIFO存储转发模式的串行RapidIO-PCI转接桥方案，介绍RapidIO高速总线的体系结构及其性能优势，根据PCI和RapidIO协议，给出转接桥关键部分结
深入DSP 片内外设的编程
从DSP 的时序入手，简述DSP 的HPI、SPI、FIFO、McBSP 及DMA 的工作方式、组成原理、控制寄存器的配置原理及注意事项；给出ABU方式下的适应突发不定帧数连续码流传输的一种实现方法。
基于FPGA的视频图像检测技术
在图像处理及检测系统中，实时性要求往往影响着系统处理速度的性能。本文在分析研究视频检测技术及方法的基础上，应用嵌入式系统设计和图像处理技术，以交通信息视频检测系统为研究背景，展开了基于FPGA视频图像检测技术的研究与应用，通过系统仿真验证了基于FPGA架构的图像并行处理和检测系统具有较高的实时处理能力，能够准确并稳定地检测出运动目标的信息。可见FPGA对提高视频检测及处理的实时性是一个较好的选择。
基于FPGA的机器人视频监视系统
随着电子科学、图像传输处理技术与理论的迅速发展，机器人视频监控技术的实际研究与应用曰益得到重视，并不断地在许多领域取得骄人的成果。特别是近年来，机器人视频监控技术已成为高技术领域一个重要的研究课题。 本论文详细介绍了一种机器人视频监视系统的设计方案，实现了具有前端视频采集、图像传输处理功能的FPGA系统。该系统采用Altera公司的FPGA芯片作为中央处理器，由视频采集模块、异步FIFO模块、I
玻璃缺陷图像采集预处理系统设计
玻璃在生产过程中，会产生各种各样的缺陷，比如：气泡、条纹和结石。这些缺陷都是在熔制过程中发生的。对于玻璃缺陷的允许程度，取决于该制品的用途。一般来说，不允许玻璃中有大量的明显的缺陷，否则会影响玻璃的外观质量，降低玻璃的透光性，机械强度和热稳定性，造成大量的废品和次品。 本文首先分析了玻璃缺陷采集处理系统的现状，比较FPGA、DSP和ASIC三种芯片作为图像采集处理系统核心芯片的优缺点，结合项目背景
振动控制系统中DSP后向通道的设计与实现
大多数DSP系统都必须通过前向和后向通道和实际系统相连。本文详细介绍了具有代表性的振动控制系统中DSP后向通道的设计包括FIFO接口、双DAC级联以及数字滤波技术的采用，并简要的介绍了控制系统的结构和
DS31256 Envoy - 寄存器转储例程
本应用笔记提供了将DS31256的寄存器、排队程序、描述符和FIFO RAM的内容转储到一个文件的程序代码。这些数据在DS31256无法正常工作时非常关键，为进一步的研究和调试提供了重要信息。