FIFO
共 828 篇文章
FIFO 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 828 篇文章，持续更新中。
PCI驱动编程实例
PCI驱动编程实例，通过PCI可实施操作： 2、通过DMA方式往SDRAM写数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDRAM地址 (3) 往FIFO写2 3、通过DMA方式从SDRAM读数据的步骤： (1) 往OMB1写传输数据次数 (2) 往OMB2写所要访问的SDRAM地址 (3) 往FIFO
一种基于A_D和DSP的高速数据采集技术
· 摘要： 雷达接收机将雷达回波信号变成中频信号,数字信号处理系统对中频信号采样和处理.本文介绍一种基于A/D和DSP的中频信号采集技术;给出数据采集系统的原理和框图,并对A/D与DSP的接口电路进行分析.用FIFO作为两者之间的接口效果很好;DSP通过CPLD对采样时序进行控制,可增强系统的灵活性.
使用SDF图描述的嵌入式DSP系统存储优化
· 摘要： 提出一种嵌入式DSP系统的存储优化方法 .该方法利用遗传算法求得存储需求量较少的同步数据流(Synchronous DataFlow,SDF)图顶点调度序列;使用TPFIFO(Two-Port FIFO)数据缓冲模型来实现顶点输入边和输出边的存储共享,以进一步提高数据缓冲的利用率 .实验结果证实了该方法的有效性.
一种基于FIFO的多用途接口设计
· 摘要： 介绍了Cypress公司的一种高速双向同步FIFO芯片,提出了一种应用FIFO实现通用信号处理模块之间的通讯电路的设计方法,并给出了详细的电路设计图及其工作原理.在文章最后还介绍了一种FIFO与ADC连接完成数据采集功能的设计方法.这些方法已经应用于实际的工程设计中,取得了较好的效果.
基于DSPFPGA的捷联惯性导航系统设计
在惯性导航系统中，捷联式惯性导航系统以其体积小、成本低和可靠性高等优点正逐步取代平台式惯性导航系统，成为惯性导航系统的发展趋势。
为了适应捷联惯性导航系统小型化、低成本和高性能的发展方向，本文设计了DSP与FPGA相结合的系统方案：系统采用MEMS器件和高性能A/D转换器构成惯性信号检测单元，FPGA进行I/O控制，DSP完成导航计算。方案综合考虑了系统成本、计算速度、精度、体积等各方面的
FPGA设计流程
FPGA中各个部件的功能
• I/O单元，用于引入外部管脚的数字信号
• PLL，用于倍频、分频和移相
• 专用乘法器，预先设计好的乘法器
• Memory Block，用于实现各种存储器（RAM，ROM，FIFO）
• 逻辑阵列，用于实现组合逻辑和触发器
• 布线通道，用于互连上述各种单元
• 全局时钟网络，用于传输时钟信号
全数字化超声诊断仪中的应用研究
数字超声诊断设备在临床诊断中应用十分广泛，研制全数字化的医疗仪器已成为趋势。尽管很多超声成像仪器设计制造中使用了数字化技术，但是我们可以说现代VLSI 和EDA 技术在其中并没有得到充分有效的应用。随着现代电子信息技术的发展，PLD 在很多与B 型超声成像或多普勒超声成像有关的领域都得到了较好的应用，例如数字通信和相控雷达领域。 在研究现代超声成像原理的基础上，我们首先介绍了常见的数字超声成像仪器
A7125资料
A7125 无线模块 fifo模式用c写的大家看看
EPP模式500ksps数据采集接口
通过对微机并行口EPP 模式下数据读取时序的深入实验分析，研究实现500ksps数据连续采集及传输涉及的软件和硬件相关因素； 采用CPLD 器件， 结合大容量SRAM 构成FIFO， 实现Win98
用CY7C436xx系列同步FIFO进行设计
Cypress Semiconductor offers four families of 3.3V x36<BR>FIFOs: The unidirectional with Bus Matchin
XC4000系列的Select-RAM(TM)可配置成边沿触发RAM和双口RAM,边沿触发简化系统定时,双口RAM简化FIFO的设计
The XC4000E and XC4000EX FPGA families provide distributed on-chip RAM. Select-RAMTM memory can be c
基于PCI总线流水式高速数据采集系统设计
目前基于PCI总线的高速数据采集系统，大多采用高速A/D,CPLD或FPGA,FIFO或双端口RAM以及通用PCI接口来设计，其通用性、灵活性差，不能很好地发挥PCI总线的性能。针对这些不足，在分析了
EPP 模式500ksps 数据采集接口
通过对微机并行口EPP 模式下数据读取时序的深入实验分析，研究实现500ksps数据连续采集及传输涉及的软件和硬件相关因素； 采用CPLD 器件， 结合大容量SRAM 构成FIFO， 实现Win98
ASIC中的异步时序设计
本文针对异步时序产生的问题，介绍了几种同步的策略，特别是结绳法和异步FIFO的异步比较法都是比较新颖的方法。
基于FPGA控制的光纤陀螺数据存储
光纤陀螺是重要的船用捷联导航设备，光纤陀螺捷联导航系统代表着未来船舶导航系统的发展方向。光纤陀螺在野外进行测试时需要存储大量的陀螺数据，现有的陀螺系统是陀螺系统板以异步串行的方式通过计算机串口发送到计算机来进行存储，而在野外进行测试时携带计算机往往不太方便。因此在陀螺板原有的通讯接口电路基础上本文设计了一个基于FPGA控制的存储系统，从陀螺系统板过来的数据直接接收并存储到存储系统，不用经过计算机，
实时三维信息获取系统
三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容，也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务，充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计，总结出了较
通用PCI目标控制器的设计与实现
在研究PCI 总线规范的基础上，完成PCI 目标控制器的功能描述和验证，从整体设计、数据通路和控制路径的建立上阐述对目标控制器的设计，实现了FIFO 型数据接口和寄存器型数据接口，以满足通用性。使用总
1394总线的高速数据采集系统
本文对基于FPGA和IEEE1394总线的高速数据采集系统的设计进行了研究。本研究包括系统硬件电路、控制程序、驱动程序和应用程序的设计以及控制程序的仿真。具体有信号调理电路(PGA模块)、A/D转换模块，串行可编程接口、双口RAM、FPGA、即插即用模块、FIFO存储器模块、电源模块、控制逻辑、时钟电路和配置电路等模块；对数据采集理论基础、IEEE1394总线技术、系统的硬件设计、控制程序的设计以
基于FPGA的视频图像画面分割器
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较
基于FPGA的数字视频系统的研究与设计
随着计算机、网络和多媒体技术的飞速发展以及人民生活水平的不断提高,基于互联网的多媒体产业发展十分迅速。其代表产品有视频监控、网络可视电话等。这些产品具有一个共同的技术基础：视频信号的采集、处理、显示及网络传输。本文针对这一技术基础进行研究与设计,紧扣市场消费热点,具有极强的技术外延性；同时结合对视频系统发展趋势的分析和对解决方案的比较,选用FPGA与SOPC平台对数字视频系统进行研究与设计,使系统