PDF文档
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序
Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。...
FIFO
FirstInputFirstOutput的缩写，先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。
共 425 份资源
源代码 6,917
FIFO 热门资料
查看全部 425 份 →
PDF文档
Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparis
Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons...