该文档介绍了altera-fifo-IP核使用-verilog代码,不错的文档
FIFO+IP 技术资料
汇集 FIFO+IP 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
fifo(8):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
fifo(1-6:1):using ip-code and rd wd interface
altera单时钟和双时钟fifo IP核用户向导,描述了该IP核各个输入和输出端口的含义以及使用方法和注意事项
FIFO,vhdl实现,希望可以有帮助,大家加油。。。