FIFO+IP 技术资料

16×4bit的FIFO设计,VHDL语言编的的，能在ISE上仿真出来结果。

非常好的关于fifo的中文资料，供大家分享

Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons

设计实现4bit FIFO, 数据深度为8， 产生满， 空状态标志

该文档为基于FPGA异步FIFO的研究与实现简介文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

请求页式存储管理-FIFO的算法，，很好的算法，，值得大家

Actel中的FIFO的使用的示例代码 Actel中的FIFO的使用的示例代码

该文档为关于ALTERA提供的FIFO核使用原理-改，是一份很不错的参考资料，不错的参考资料，，，，，，，，，

·摘要：  随着数字信息的发展,对数据处理能力的要求日益提高,越来越多地需要利用多个DSP协调工作.该文提出一种利用软FIFO实现多个DSP间的高速通信的方案,并进行了仿真试验.仿真结果表明该方案是可行有效的.  

Xilinx FPGA 的IP核，实现FFT功能的