本软件是一个运行在Penbex OS (v1.3)上的绘制函数图像的工具。用它可以绘制平面直角坐标系下的显函数和隐函数的图像。与大部分绘制函数图像的软件不同，用本软件不但可以绘制隐函数的图像而且对隐函数的复杂程度没有限制。不过，绘制复杂隐函数的图像将花费相当长的时间，因此，请尽量以 y=f(x) 这样的显函数的形式输入函数的表达式。另外，以直观的“数学形式”显示函数的表达式也是本软件的一个特色。
上传时间： 2013-12-10
上传用户：duoshen1989
RoaminSMPP SMPP library written in C#. Intended to be fully SMPP v3.4 compliant and extensible for future versions of the spec.
标签： SMPP RoaminSMPP extensible compliant
上传时间： 2013-12-18
上传用户：yyyyyyyyyy
只要对程序稍做修改，适用于其他F系列的芯片
上传时间： 2015-02-25
上传用户：wanghui2438
采用MSP430F437芯片制作的“精美纪念表”，该“纪念表”的功能有摄氏和华氏温度转换显示，时钟显示以及JTAG接口等功能，可通过JTAG接口随时在线下载程序。
上传时间： 2013-12-24
上传用户：baiom
porttalk是一种并口驱动程序源代码，很多简易JTAG调试器使用它。
上传时间： 2015-03-12
上传用户：jkhjkh1982
flash烧写器，支持WRIGGLER和SDT的JTAG(运行时可自动选择)
上传时间： 2013-12-20
上传用户：zhouchang199
—图数据类型的实现——问题描述：图是一种较线性表和树更为复杂的数据结构。在图形结构中，结点之间的关系是任意的，任意两个数据元素之间都可能相关，因此，图的应用非常广泛，已渗入到诸如语言学‘逻辑学、物理、化学、电讯工程、计算机科学及数学的其它分支中。因此，实现图这种数据类型也尤为重要，在该练习中即要实现图的抽象数据类型。基本要求：2、 定义出图的ADT；3、 采用邻接矩阵及邻接表的存储结构（有向图也可使用十字链表）实现以下操作：a. 构造图 b. 销毁图 c. 定位操作d. 访问图中某个顶点的操作e. 给图中某个顶点赋值的操作f. 找图中某个顶点的第一个邻接点g. 找出图G中顶点v相对于w的下一个邻接点h. 在图G中添加新顶点vi. 删除图G中顶点vj. 在图G中插入一条边k. 在图G中删除一条边l. 实现图的深度遍历操作m. 实现图的广度遍历操作参考提示：具体内容参看教科书本156页实验要求：对于以上具体操作要求实现时有良好的用户交互界面。详细设计、编码、测试。
上传时间： 2015-03-13
上传用户：saharawalker
Hopfield 网——擅长于联想记忆与解迷路 实现H网联想记忆的关键，是使被记忆的模式样本对应网络能量函数的极小值。 设有M个N维记忆模式，通过对网络N个神经元之间连接权 wij 和N个输出阈值θj的设计，使得: 这M个记忆模式所对应的网络状态正好是网络能量函数的M个极小值。 比较困难，目前还没有一个适应任意形式的记忆模式的有效、通用的设计方法。 H网的算法 1）学习模式——决定权重 想要记忆的模式，用-1和1的2值表示 模式：-1，-1，1，-1，1，1，... 一般表示： 则任意两个神经元j、i间的权重： wij=∑ap(i)ap(j)，p=1…p； P：模式的总数 ap(s)：第p个模式的第s个要素（-1或1） wij：第j个神经元与第i个神经元间的权重 i = j时，wij=0，即各神经元的输出不直接返回自身。 2)想起模式： 神经元输出值的初始化 想起时，一般是未知的输入。设xi(0)为未知模式的第i个要素（-1或1） 将xi(0)作为相对应的神经元的初始值，其中，0意味t=0。 反复部分：对各神经元，计算： xi (t+1) = f (∑wijxj（t）-θi), j=1…n, j≠i n—神经元总数 f（）--Sgn（） θi—神经元i发火阈值 反复进行，直到各个神经元的输出不再变化。
上传时间： 2015-03-16
上传用户：JasonC
A. 产生一个长为1000的二进制随机序列，“0”的概率为0.8，”1”的概率为0.2；B. 对上述数据进行归零AMI编码，脉冲宽度为符号宽度的50%，波形采样率为符号率的8倍，画出前20个符号对应的波形（同时给出前20位信源序列）；C. 改用HDB3码，画出前20个符号对应的波形；D. 改用密勒码，画出前20个符号对应的波形；E. 分别对上述1000个符号的波形进行功率谱估计，画出功率谱；F. 改变信源“0”的概率，观察AMI码的功率谱变化情况；
上传时间： 2015-03-16
上传用户：Altman
课程设计要求设计并用FPGA实现一个数字频率计，具体设计要求如下： 测量频率范围： 10Hz～100KHz 精度： ΔF / F ≤ ±2 % 系统外部时钟： 1024Hz 测量波形： 方波 Vp-p ＝ 3～5 V 硬件设备：Altera Flex10K10 五位数码管 LED发光二极管 编程语言：Verilog HDL / VHDL
上传时间： 2013-12-21
上传用户：1583060504
