本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码是一类纠错能力很强的特殊的非二进制BCH码，能应对随机性和突发性错误，广泛应用于各种通信系统中和保密系统中。R-S（255，223）码能够检测32字节长度和纠错16字节长度的连续数据错误信息。
标签： CycloneIII RS编码
上传时间： 2013-11-07
上传用户：exxxds
This application note explains the XC9500™/XL/XV Boundary Scan interface anddemonstrates the software available for programming and testing XC9500/XL/XV CPLDs. Anappendix summarizes the iMPACT software operations and provides an overview of theadditional operations supported by XC9500/XL/XV CPLDs for in-system programming.
上传时间： 2013-11-15
上传用户：fengweihao158@163.com
This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded programming applications
上传时间： 2013-10-21
上传用户：tiantwo
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
上传时间： 2013-11-14
上传用户：fdmpy
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具备在系统可编程性、可靠的引脚锁定以及JTAG 边界扫描测试功能。此强大的功能组合允许设计人员在进行重大更改时，仍能保留原始的器件引脚，从而避免重组 PC 板。通过利用嵌入式控制器从板载 RAM 或 EPROM 对这些CPLD 和 FPGA 编程，设计人员可轻松升级、修改和测试设计，即使在现场也是如此。
上传时间： 2014-08-10
上传用户：sc965382896
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模式Δf=1 MHz锁定时间不超过20 μs，跳频模式Δf=50 MHz的定时间不超过30 μs，近端杂散抑制度优于-50 dBc。
上传时间： 2014-12-28
上传用户：assef
烽火交换机 S2200交换机配置 及WLAN开通
上传时间： 2014-12-29
上传用户：q986086481
Byte2~Byte5 字节： 表示了仪表的测量值；高四位未使用，只使用了各字节的低四位。用BCD 码表示的数值，从高位到低 BYTE4 BYTE17 1 - 0 BATT MAX FULL A/C F/S START1 START2 UNIT_UP UNIT_DOWN 2 - 位依次为Byte5,Byte4,Byte3,Byte2。
上传时间： 2013-10-18
上传用户：thuyenvinh
特点 精确度0.25%滿刻度 ±1位數 输入配线系统可任意选择 CT比可任意设定 具有异常电流值与异常次数记录保留功能 电流过高或过低检测可任意设定 报警继电器复归方式可任意設定 尺寸小,穩定性高 2.主要規格 辅助电源: AC110V&220V ±20%(50 or 60Hz) AC220V&440V ±20%(50 or 60Hz)(optional) 精确度: 0.25% F.S. ±1 digit 输入负载: <0.2VA (Current) 最大过载能力 : Current related input: 2 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1 sec. 输入电流范围: AC0-5A (10-1000Hz) CT ratio : 1-2000 adjustable 启动延迟动作时间: 0-99.9 second adjustable 继电器延迟动作时间: 0-99.9 second adjustable 继电器复归方式: Manual (N) / latch(L) can be modified 继电器磁滞范围: 0-999 digit adjustable 继电器动作方向: HI /LO/GO/HL can be modified 继电器容量: AC 250V-5A, DC 30V-7A 过载显示: "doFL" 温度系数: 50ppm/℃ (0-50℃) 显示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 14.22mm(.276")(NO) 参数设定方式: Touch switches 记忆型式 : Non-volatile E2PROM memory 绝缘耐压能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用环境条件 : 0-50℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上传时间： 2013-10-14
上传用户：wanghui2438
特点 精确度0.1%滿刻度 ±1位數 可量測 交直流電流/交直流电压/電位計/傳送器/Pt-100/荷重元/電阻 等信号 显示范围-1999-9999可任意规划 具有异常值与异常次数记录保留功能 异常信号过高或过低或范围內或范围外检测可任意設定 报警继电器复归方式可任意設定 尺寸小,穩定性高 2.主要規格 精确度: 0.1% F.S. ±1 digit 0.2% F.S. ±1 digit(AC) 取样时间: 16 cycles/sec. 显示值范围: -1999 - +9999 digit adjustable 启动延迟动作时间: 0-99.9 second adjustable 继电器延迟动作时间: 0-99.9 second adjustable 继电器复归方式: Manual (N) / latch(L) can be modified 继电器动作方向: HI /LO/GO/HL can be modified 继电器容量: AC 250V-5A, DC 30V-7A 过载显示: "doFL" 温度系数: 50ppm/℃ (0-50℃) 显示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 7.0mm(.276")(NO) 参数设定方式: Touch switches 记忆型式 : Non-volatile E2PROM memory 绝缘耐压能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用环境条件 : 0-50℃(20 to 90% RH non-condensed) 存放环境条件: 0-70℃(20 to 90% RH non-condensed) CE认证: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上传时间： 2013-11-02
上传用户：fandeshun
