搜索：EPLD
找到约 18 项符合「EPLD」的查询结果
结果 18
https://www.eeworm.com/dl/648/152044.html
单片机开发
采用单片机与EPLD设计数字图象实时显示电路,对于单片机的学习有很有参考价值．
采用单片机与EPLD设计数字图象实时显示电路,对于单片机的学习有很有参考价值．
https://www.eeworm.com/dl/962698.html
技术资料
现代数字系统设计技术
可编程逻辑器件经历了从PROM、PLA、PAL、 GAL、EPLD到CPLD和FPGA的发展过程，在结构、工艺、集成度、功能、速度和灵活性方面不断地改进和提高。目前,FPGA 已开始采用90nm工艺，集成度可达上千万门，速度可达千兆级，内置硬核、存储器、DSP块、PLL等,支持多种软核,成为理想的SOC设计平台 ...
https://www.eeworm.com/dl/959420.html
技术资料
基于PCI总线的超高速数据采集系统的设计与实现
·摘要：  研究了PCI计算机总线超高速数据采集与DSP系统的设计与实现.系统采用PCI总线及I,Q支路双通道设计,通道采样率均为500MHz,系统存储深度为2MB,中央处理器采用高速DSP TMS320C6202,时序和逻辑电路由EPLD实现.实际测试结果表明,系统工作正常,证明系统原理与硬件设计是成功的.  ...
https://www.eeworm.com/dl/684/330659.html
软件设计/软件工程
题目：电子时钟的设计 一、实验目的： 1． 掌握多位计数器相连的设计方法。 2． 掌握十进制、六十进制、二十四进制计数器的设计方法。 3． 继续巩固多位数码管的驱动及编码。 4． 掌握扬声器
题目：电子时钟的设计
一、实验目的：
1． 掌握多位计数器相连的设计方法。
2． 掌握十进制、六十进制、二十四进制计数器的设计方法。
3． 继续巩固多位数码管的驱动及编码。
4． 掌握扬声器的驱动
5． 掌握EPLD技术的层次化设计方法
二、实验要求：
1．用时、分、秒计数显示功能，以24小时循环计时。 ...
https://www.eeworm.com/dl/502/29273.html
单片机编程
LAB6000U（USB接口）单片机/微控制器仿真实验系统
伟福LAB6000U系列仿真实验系统性能特点：USB通信接口＋串行通信接口含伟福先进的E6000仿真功能，硬件断点、不占用用户资源含32路、16K深度、10M的逻辑分析仪，32K深度跟踪器，8路、20M波形发生器含静态硬件测试仪（windows版本）含保护电路，仿真器部分与用户电路部分采用隔离技术，使用更加安全可靠一 ...
https://www.eeworm.com/dl/514/10063.html
学术论文
MIMO-GMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码 ...
https://www.eeworm.com/dl/911071.html
技术资料
MIMOGMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码 ...
https://www.eeworm.com/dl/901495.html
技术资料
MIMO-GMC系统中Turbo译码器的设计及FPGA实现
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码 ...
https://www.eeworm.com/dl/514/9706.html
学术论文
基于FPGA的通用加扰算法（CSA）的设计和实现.rar
随着数字视频广播的发展，观众将会面对越来越多综合或专门频道的选择，欣赏到更高品质，更多服务的节目。而广播业者则要为这些节目的版权购买，制作而承受更高的成本，单纯的广告收入已经不够。要求对用户收取一定的收视费用，而另一方面，调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受 ...