源码文件
GET option.s ;**********MEMORY CONTROL PARAMETERS******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk …
Dram 源代码
动态随机存取存储器（DynamicRandomAccessMemory，DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。由于在现实中晶体管会有漏电电流的现象，导致电容上所存储的电荷数量并不足以正确的判别数据，而导致数…
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 5 / 50 页
源码文件
#ifndef __OPTION_H__ #define __OPTION_H__ // ************* OPTIONS ************** #define MCLK 64000000 #def…
源码文件
GET option.s ;**********MEMORY CONTROL PARAMETERS******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk …
源码文件
#ifndef __OPTION_H__ #define __OPTION_H__ // ************* OPTIONS ************** #define MCLK 64000000 #def…
源码文件
MEMORY { PAGE 0: VECS: origin = 0xff80, length = 0x80 PROG: origin = 0x2000, length = 0x1000 PAGE 1: DATA: origin = …
源码文件
;**********存储器控制参数******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk B0_Tcos EQU 0x1 ;0clk B0_Tacc E…
源码文件
;**********存储器控制参数******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk B0_Tcos EQU 0x0 ;0clk B0_Tacc E…
源码文件
;**********存储器控制参数******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk B0_Tcos EQU 0x0 ;0clk B0_Tacc E…
源码文件
verilog test.v cpu.v alu.v regs.v idec.v exp.v dram.v pram.v
源码文件
;**********存储器控制参数******************************* ;Bank 0 parameter B0_Tacs EQU 0x0 ;0clk B0_Tcos EQU 0x0 ;0clk B0_Tacc E…