Modelsim DDR2 SDRAM files
Modelsim DDR2 SDRAM files...
Modelsim DDR2 SDRAM files...
基于FPGA的DDR2控制程序,用verilog编写的。...
经本人优化后的计算 MD5 的类 CMD5 类及动态库源程序,单线程在 Core 6320 CPU,DDR2 667内存 时,忽略读取硬盘速度,每秒可计算150MB以上的数据,可直接做为计算MD5的工具,也可将其嵌入其它程序作为程序的一部分进行编译....
基于NIOS II的ddr2控制器,配有详细的文档,经验证后可使用....
DDR2 SDRAM仿真模型,适合于ModelSim下工作,请先阅读readme...