搜索结果
找到约 131 项符合
DDR 的查询结果
按分类筛选
- 全部分类
- VHDL/FPGA/Verilog (26)
- 技术资料 (23)
- PCB相关 (6)
- 学术论文 (6)
- 可编程逻辑 (6)
- 其他 (6)
- VIP专区 (6)
- 单片机编程 (4)
- 软件设计/软件工程 (4)
- 微处理器开发 (4)
- DSP编程 (4)
- 教程资料 (3)
- 嵌入式综合 (3)
- 其他书籍 (3)
- Linux/Unix编程 (3)
- 系统设计方案 (3)
- 教程资料 (2)
- 通讯/手机编程 (2)
- 单片机开发 (2)
- VHDL/Verilog/EDA源码 (1)
- 技术教程 (1)
- 电源技术 (1)
- 开关电源 (1)
- 电子书籍 (1)
- 文件格式 (1)
- 操作系统开发 (1)
- 嵌入式Linux (1)
- 并行计算 (1)
- 通讯编程文档 (1)
- 嵌入式/单片机编程 (1)
- 技术管理 (1)
- 行业应用文档 (1)
- 书籍 (1)
- 软件 (1)
PCB相关 DDR布线规范.rar
DDR,SDRAM原理介绍、相关信号线介绍及时序，附各图片。
教程资料 ALLEGRO 约束规则设置步骤（以DDR 为例）
ALLEGRO 约束规则设置步骤（以DDR 为例）
教程资料 nois中基于c的ddr等存储器的checksum的实现
nois中基于c的ddr等存储器的checksum的实现.
教程资料 ALLEGRO 约束规则设置步骤（以DDR 为例）
ALLEGRO 约束规则设置步骤（以DDR 为例）,同样为pdf格式方便大家下载使用
教程资料 用allegro画的ddr存储器电路-六层板设计
用allegro画的ddr存储器电路。六层板设计，很好的参考资料
PCB相关 DDR内存布线指导,DDR_Layout_Guide_[1]..
DDR内存布线指导,DDR_Layout_Guide。
PCB相关 SDRAM与DDR布线指南
SDRAM与DDR布线指南
教程资料 XAPP806 -决定DDR反馈时钟的最佳DCM相移
This application note describes how to build a system that can be used for determining theoptimal phase shift for a Double Data Rate (DDR) memory feedback clock. In this system, theDDR memory is controlled by a controller that attaches to either the OPB or PLB and is used inan embedded microproces ...
可编程逻辑 DDR内存布线指导,DDR_Layout_Guide_[1]..
DDR内存布线指导,DDR_Layout_Guide。