DDR
共 431 篇文章
DDR 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 431 篇文章，持续更新中。
DDR3硬件设计和Layout设计
这是一篇关于 DDR3 SDRAM IP core 的设计向导，出自飞思卡尔，为了实现 PCB 的灵活设计，我们可以采用合适的拓扑结构简化设计时的板级关联性。
DDR中文规范
DDR2中文规范，相关DDR2的时序，信号完整性，工作电压等。
DDR中文规范
DDR2中文规范，相关DDR2的时序，信号完整性，工作电压等。
OK6410-A开发板用户手册
<p>飞凌6410核心板资源<br/>CPU Samsung S3C6410处理器，ARM1176JZF-S内核，主频533MHz/667MHz<br/>内存 标配256M字节DDR内存<br/>FLASH SLC 1G NAND FLASH 快速、稳定的企业级芯片<br/>时钟 12MHz、48MHz、27MHz、32.768KHz时钟源；<br/>电压 支持5V电压供电<br/>接口 采用高质
DDR3标准
DDR3 SDRAM 的最新标准，英文原版
KC705 MIG Design Creation-vivado
介绍利用Xilinx开发工具vivado利用MIG产生DDR3的控制器IP核。
DDR SDRAM控制器时序分析
基于DDR SDRAM控制器时序分析的模型，仅提供参考
全志A10_EVB_allegro_PCB源文件
全志A10,6层板，4片DDR，T型拓扑
Xilinx Kintex UltraScale FPGA PCB
官方Xilinx Kintex UltraScale FPGA KCU105 4ƬDDR4，
PCB源文件，原理图时pdf格式。
GF106_DDR3__PCB源文件_allegro
allegro版本PCB源文件，高速电路板，包含DDR3，很值得学习参考。
平板电脑PCB源文件
平板电脑PCB源文件，allegro格式，有4片DDR颗粒，6层板低成本设计。
1Gb_DDR3_SDRAM
1Gb_DDR3_SDRAM手册，镁光micron公司存储芯片手册，英文的。
DDR2布线约束参考
DDR2布线约束参考，详细介绍了DDR设计，文档共计21页。
ALLEGRO_约束规则设置步骤_DDR_为例
ALLEGRO_约束规则设置步骤_DDR_为例，图文并茂，步骤详细。
DDR2的时钟线应该比数据线长还是短呢
DDR2的时钟线应该比数据线长还是短呢，讨论DDR设计方法。
嵌入式DDR总线的布线分析与设计
嵌入式DDR（Double Data Rate，双数据速率）设计是含DDR的嵌入式硬件设计中最重要和最核心的部分。
DDR3基础知识
本文主要介绍了DDR3的基础知识，包括技术概论，与DDR2的比较，性能特点，发展特点，适用于了解DDR3的初学者。
高通AR9331 WiFi模块规格书
LC930 是深圳灵卡技术推出的低成本，较低功耗，高性能嵌入式WiFi模块。采用高通AR9331一体化单芯片WIFI无线SOC解决方案. 内部集成CPU,WIFI基带，PA，使产品体积显著减小。LC930引出了众多功能接口，例如：串口，SPI主设备口，网口，USB口，I2S接口，GPIO口等,使得LC930可以广泛应用在无线数据传输，多媒体音视频传输，无线数据存储等应用场合。 LC930是一款基于
FPGA的DDR3存储管理系统
为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题，设计了一种基于FPGA的DDR3存储管理系统
使用IAR连接JLink调试AM335x
在AM335x开发过程中，使用仿真器对AM335x进行调试是不可获取的一个环节。TI官方提供了诸如XDS560v2, XDS100v2这类的仿真器，并提供了使用CCS (Code Composer Studio)对AM335x进行仿真的全部教程。
随着ARM使用的普及，不少用户提出了使用IAR连接JLink对AM335x进行调试的需求。因此，在本专题中，我们将详细介绍使用IAR连接JLink对A