DDR+SRAM技术资料下载专区,收录277份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
从手机输出log,记录DDR时序Pass和fail的信息,导入此工具,分析出最佳时序配置。
该文档为DDR布线的一些总结,具有一定的参考价值
基于DDR SDRAM控制器时序分析的模型,仅提供参考
FPGA向SRAM中写入数据,VHDL编程
SEED-DaVinci_EVM sram 开发源代码
一个sram的源码程序,它是256kbx16bit的sram
dsp用于测试外部sram,变量设置到5402外部sram中
加载登录表单中...
加载注册表单中...
加载表单中...