在利用Verilog在FPGA平台上输出正弦波，实现芯片为Cyclone II 484C8，有管脚分配
上传时间： 2015-11-29
上传用户：ainimao
这是一个fft的IP核，安装要求为quartus6.0以上。解压安装后可在quartus里例化使用，元件主要为Cyclone和stratix,最大支持1024点的转换。
上传时间： 2013-12-24
上传用户：chenlong
this a pack include source code for quartus 2. It is an implementation of the LC2. The LC-2 computer is described in Introduction to Computing Systems from Bits & Gates to C & Beyond by Yale Patt and Sanjay Patel, McGraw Hill, 2001. The LC2 model can be run as a simulation or downloaded to the UP3 in a larger model, TOP_LC2 that adds video output. Push buttons reset and single step the processor and a video output display of registers is generated. This state machine VHDL-based model of the LC-2 includes all source files. Currently compiled for a Cyclone EP1C6Q240 FPGA.
标签： implementation include quartus source
上传时间： 2013-12-25
上传用户：坏坏的华仔
一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图
上传时间： 2014-01-22
上传用户：003030
本文介绍了一种全新的LED显示屏控制解决方案，主要使用Altera Cyclone飓风FPGA和16位凌阳单片机SPCE061A作为主控器件，采用较普遍的74LS595作为LED 显示屏显示驱动芯片。
上传时间： 2016-04-13
上传用户：dyctj
利用VHDL语言实现在，altera 公司的Cyclone芯片上实现数字信号的2psk调制解调功能
上传时间： 2014-01-25
上传用户：xymbian
UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
上传时间： 2016-06-14
上传用户：change0329
SD card controller can just read data using 1 bit SD mode. I have written this core for NIOS2 CPU, Cyclone, but I think it can works with other FPGA or CPLD. Better case for this core is SD clock = 20 MHz and CPU clock = 100 MHz (or in the ratio 1:5). If you have a wish you can achieve this core. Good luck
标签： controller written NIOS2 using
上传时间： 2016-08-12
上传用户：王楚楚
1，原创 Cyclone 2开发板，希望能对FPGA电子爱好者有一点设计帮助。 2，本PCB可以与开发者自己的PCB实现扩展。 3，注意接口已经提供5v,-5v，+3.3v,+1.2v输出。 4，带一个LED显示器，多路拨动开关，一个复位健。 5，晶振源兼容5种封装，其中一种是支持9v、5W高精度恒温晶振。 6，fpga内部2个PLL相互连接可以实现0－200MHz内任意频率输出。
标签：
上传时间： 2013-11-27
上传用户：wang0123456789
这是一个用VHDL语言描述的I2C自动配置模块，使用了来自opencores.org的I2C核，已在altera的Cyclone芯片上调试通过
上传时间： 2013-12-19
上传用户：一诺88
