Concept+HDL 技术资料

用于FPGA的量化算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。

用FPGA verilog hdl实现千兆以太网MAC。

Verilog hdl语言的常用除法器设计，可使用modelsim进行仿真

基于verilog HDL的一个USB 1.1的IP 核，内有详细文档说明。

基于Verilog HDL 的一个CAN总线IP核。

基于Verilog HDL的VGA驱动程序设计

基于Verilog HDL的流水灯程序设计

基于Verilog HDL的数码管程序设计

OFDM系统中FFT的Verilog HDL 语言实现。

Verilog HDL语言设计的交通灯设计