VERILOG HDL 实际工控项目源码
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
VERILOG HDL 实际工控项目源码\r\n开发工具 altera quartus2...
工作原理:\r\n 脉冲输入,记录30个脉冲的间隔时间(总时间),LED显示出来,牵涉到数码管的轮流点亮,以及LED的码。输入端口一定要用个\r\n74LS14整一下,图上没有。数码管使用共阴数码管。MAXPLUS编译。\r\n测试时将光电门的信号端一块连接到J2口的第三管脚,同时第一管脚为地,应该...
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA...
鼠标例程\r\n\r\ninstall_mouse \r\nremove_mouse \r\nmouse_x \r\nmouse_y \r\nmouse_b \r\nmouse_pos \r\nshow_mouse \r\nscare_mouse \r\nunscare_mouse \r\nfree...
在Allegro中等长设置的高级应用\r\n――Memory部分等长设置...