数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n...
Chip-R技术资料
📦 资源总数：1652
📄 技术文档：4
💻 源代码：237495
🔌 电路图：2
🔥 Chip-R热门资料
查看全部1652个资源 »JTAG CPLD实现源代码
JTAG CPLD实现源代码，比用简单并口调试器快5倍以上。\r\n以前总觉得简单的并口jtag板速度太慢，特别是调试bootloader的时候，简直难以忍受。最近没什么事情，于是补习了几天vhdl，用cpld实现了一个快速的jtag转换板。cpld用epm7128stc100-15，晶振20兆，t...
Allegro 用户手册II
Allegro 是一套功能强大，但相对的也\r\n是一套相当复杂的系统...
VHDL源程序：半整数分频器电路
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n...
计PLD/FPGA时通常采用几种时钟类型
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：...
📄 Chip-R技术文档
查看更多 »💻 Chip-R源代码
查看更多 »📂 Chip-R资料分类