源码文件
; Orange cfg file v3.9 ; Hardware driver: dllname,port(com/lpt/adr) HARDWARE=ORANGE2.DRV,LPT1 TIMER=I ; (S-Soft,H-Hard,I-IO…
Chip+Testing 源代码
汇集 Chip+Testing 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 27 / 50 页
源码文件
DLSL 1 chip1.VerilogView U7127557.DLS chip2.VerilogView U8679847.DLS
源码文件
源码文件
源码文件
源码文件
源码文件
源码文件
./script/generate model User exists app/models/ exists test/unit/ exists test/fixtures/ create app/mod…
源码文件
源码文件