Cadence SPB
共 903 篇文章
Cadence SPB 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 903 篇文章，持续更新中。
交织与解交织的算法研究及FPGA实现
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
Cadence高速PCB的时序分析
Cadence高速PCB的时序分析：列位看观，在上一次的连载中，我们介绍了什么是时序电路，时序分析的两种分类（同步和异步），并讲述了一些关于SDRAM 的基本概念。这一次的连载中，我们将介绍什么是定时
利用Cadence ALlegro进行PCB级的信号完整性仿真
<P style="LINE-HEIGHT: 200%">随着信息宽带化和高速化的发展，以前的低速PCB已完全不能满足日益增长信息化发展的需要，而高速PCB的出现将对硬件人员提出更高的要求，仅仅依靠自
Cadence 15.2的安装
学习CADENCE SPB 15.2的安装方法与技巧
VerilogHDL数字设计与综合夏宇闻译（第二版）
Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automa
cadence软件单键任意点打贯孔
<P>单键任意点打贯孔<BR>1. 前言<BR>电气需求上,任意点打贯孔的做法.<BR>2. 說明<BR>add connect 开始走线.<BR>pick_origin 提示输入
2005Cadence.Allegro.PCB.v16.0crack
2005Cadence.Allegro.PCB.v16.0crack
60分钟学会OrCAD中文教程（SIG007版）
cadence1111111111111
Allegro pcb editor
cadence allegro constraint manager high speed
CADENCE
caddencd 使用参考手册，中科院使用的
Cadence与Tensilica联手共创多媒体低功耗设计方案
Tensilica 日前宣布与Cadence 合作，根据Tensilica 的330HiFi 音频处理器和388VDO 视频引<BR>擎，为其多媒体子系统建立一个通用功耗格式(CPF)的低功耗参考设计
SmartFusion_KIT_PCB.zip
Actel SmartFusion 开发板Cadence原理图及PCB，包含Gerber文件和元器件明细表。可直接投板。
cadence16.6安装破解教程
cadence16.6亲身已在windows7系统上进行操作安装教程和破解教程
交织与解交织的算法研究及FPGA实现.rar
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用
数字电视地面传输中单载波均衡器的FPGA设计与实现.rar
2006年8月30日，国家标准委发布了具有自主知识产权的中国数字电视地面广播传输系统标准——GB20600-2006《数字电视地面广播传输系统帧结构、信道编码和调制》。该标准突破性的取得了单、多载波调制技术的融合，具有系统性能好、频谱利用率高、可扩展性强等优点，能适应我国城乡不同应用的需求。 本文对国家标准的收端单载波调制模式进行了研究，并完成了单载波均衡器的FPGA设计与实现。该部分设计和实现的
FPGA可配置端口电路的设计.rar
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xil
基于FPGA的对象存储控制器原型的硬件设计与实现.rar
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口
FPGA中CLB电路的设计研究.rar
可编程逻辑模块(CLB)是现场可编程门阵列(FPGA)中的核心可配置逻辑单元，FPGA的逻辑功能就是靠CLB单元的配置以及大规模的CLB单元级联来实现的。本文采用Verilog硬件描述语言来设计CLB的电路，用NC-VERILOG工具对HDL程序进行了仿真验证，并利用华微电子系统有限公司长期在开发可编程芯片项目时积累的元件库，在CADENCE软件的schematic工具中实现了CLB的电路网表，最
Cadence.SPB.15.2.安装指南.rar
Cadence.SPB.15.2.安装指南.pdf
开关磁阻风力发电机控制器设计与实验研究.rar
随着经济的快速发展，人类对能源的需求明显增加，而地球上的常规能源是有限的，风能、太阳能的开发利用正日益受到重视。在风力发电机领域，研究最多的是双馈电机和直驱永磁同步电机。 开关磁阻电机是电机技术与现代电力电子技术、微机控制技术结合的产物，具有结构简单、成本低、容错能力强、耐高温等优点，又在高度发展的电力电子和微机控制技术支持下获得了良好的控制性能，已经在驱动调速领域得到了广泛的应用，同时也在发电领