CT采样
共 33 篇文章
CT采样 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 33 篇文章，持续更新中。
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12050Q52953630
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
电流无源采样仿真(multisim)
本电路是实际应用电路，参数设置仿真与实际应用相符，朋友们可直接采用！
MT-017 过采样插值DAC
过采样和数字滤波有助于降低对ADC前置的抗混叠滤波器的要求。重构DAC可以通过类似的方式运用过采样和插值原理。
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
电压电流采样电路及参考文献
对交流信号进行采样进行ad转换
最优噪声整形滤波器的设计
在需要对信号进行再量化的场合，可以通过加入dither来避免小信号再量化所产生的谐波失真，但同时会使噪声功率增加。这种情况下，可以利用人耳的心理声学特性，通过噪声整形来降低噪声的可闻性，提高实际的信噪比，改善音质。本文提出了两种新的设计最优噪声整形滤波器的方法-遗传算法和非线性优化算法，并分别实现了原采样率下和过采样率下基于心理声学模型的最优噪声整形滤波的设计。结果证明，该方法灵活方便、实现效果良
MSP430ADC采样12864显示
自己整理的MSP430程序，已经调试通过，注释清晰模块化很强。16位AD采样，12864字符数字显示，欢迎下载，如有改进意见希望回馈。谢谢!
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
运行多个过采样数据转换器的方法
本文将以ADS1252 ADC为例介绍在使用过采样数据转换器设计同步取样系统时需要考虑到的一些因素。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120320140GCR.jpg" />
Σ-Δ模数转换器工作原理及简单分析
<span id="LbZY">∑-ΔA/D转换器是一种高精度的模数转换器，它和传统的A/D转换器不同，具有高分辨率、高集成度、造价低和使用方便的特点， 并且越来越广泛地使用在一些高精度仪器仪表和测量设备中。文章从信号的过采样、噪声整形、数字抽取滤波等方面分析了∑-ΔA/D转换器的工作原理，对人们全面了解∑-ΔA/D转换器有一定的帮助。<
单端10-bit SAR ADC IP核的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.909090042114258px; ">本设计通过采用分割电容阵列对DAC进行优化，在减小了D/A转换开关消耗的能量、提高速度的基础上，实现了一款采样速度为1
过采样∑—△ADC的原理及实现
论述了过采样Σ一AADC的基本原理及结构，分析了Σ一△调制器的频域传输特性和系统的信噪比，给出了实现不同的A／D转换精度必须满足的条件和用单片机实现Σ一AADC的具体方法和电路．实际使用表明，该方法测量结果可靠，具有实用价值．<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120319154
ADI处理器实用丛书-高速设计技术
<p>
本书内容包括三大部分：第1 部分从运算放大器的基本概念和理论出发，重点介绍了运算放大器的原理与设计，以及在各种电子系统中的应用，包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等;第3 部分介绍了有关高速硬件设计技术，如仿真、建模、原型、布局、去藕与接地，以及EMI 与R
LDO线性稳压器动态频率补偿电路设计
摘要：对LDO线性稳压器关键技术进行了分析，重点分析了LDO稳压器的稳定性问题，在此基础上提出了一种新型的动态频率补偿电路，利用MOS管的开关电阻、寄生电容等构成的电阻电容网络，通过采样负载电流而改变MOS开关管的工作点或工作状态，即改变开关电阻、寄生电容的值，从而实现动态的频率补偿。与传统方法相比，该电路大大提高了系统的瞬态响应性能。<br />
关键词：LDo；稳定性；ESR；动态频率补偿
高等模拟集成电路
近年来，随着集成电路工艺技术的进步，电子系统的构成发生了两个重要的变化： 一个是数字信号处理和数字电路成为系统的核心，一个是整个电子系统可以集成在一个芯片上（称为片上系统)。这些变化改变了模拟电路在电子系统中的作用，并且影响着模拟集成电路的发展。 数字电路不仅具有远远超过模拟电路的集成规模，而且具有可编程、灵活、易于附加功能、设计周期短、对噪声和制造工艺误差的抗扰性强等优点，因而大多数复杂系统以数
过采样法提高A_D分辨率和信噪比
介绍一种简便的方法, 只用软件就可以将转换器位数提高, 并且还能同时提高采样系统的信噪比。通过实际验证, 证明该方法是成功的。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120319153A0462.jpg" />
非均匀采样的频谱研究
非均匀采样的一个很大的优点就是它具有抗频率混叠的性能[ ]，首先从均匀采样讨论由采样而引起的频谱混叠现象，在均匀采样和非均匀采样的频谱图对比中讨论两种采样方式引起的不同的频谱混叠现象，从对比中分析非均匀采样方式的优势。从最简单的非均匀采样方法逐步深入到完全随机的非均匀采样方法，研究由于采样方法的改变对数字信号频谱的影响。最后可以看到非均匀采样的方法可以将混叠信号的频谱降低到完全不影响对真实信号的检
无功功率自动补偿控制器
1) 全数字化设计，交流采样，人机界面采用大屏幕点阵图形128X64 LCD中文液晶显示器。 2) 可实时显示A、B、C各相功率因数、电压、电流、有功功率、无功功率、电压总谐波畸变率、电流总谐波畸变率、电压3、5、7、9、11、13次谐波畸变率、电流3、5、7、9、 11、13次谐波畸变率频率、频率、电容输出显示及投切状态、报警等信息。 3) 设置参数中文提示，数字输入。 4) 电容器控制方案支持