Verilog-RISC CPU 代码 实现了简单的RISC cpu
Verilog-RISC CPU 代码 实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。 北航...
CPU Design技术资料
资源总数：2259
CPU Design热门资料
查看全部2259个资源 »如何使用Design Compiler_FPGA Design Flow软件说明书
这是关于如何使用Design Compiler_FPGA Design Flow 软件的说明书。...
Log Shifter Gate Level Design using Verilog(IC design Lab) and Lab Note
Log Shifter Gate Level Design using Verilog(IC design Lab) and Lab Note...
连线表: CPU=W78E54B CPUClock=12Mhz * // LCM ----- CPU * // WR ----- WR * // RD ----- RD * // CS ---
连线表: CPU=W78E54B CPUClock=12Mhz * // LCM ----- CPU * // WR ----- WR * // RD ----- RD * // CS ----- P2.7 * // A0 ----- P2.0 * // DB0~7 ----- P0.0...
verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）
verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）...
CPU Design资料分类