源码文件
TMS320C6000系列DSP的CPU与外设，主要讲解DSP6000的CPU架构和外设
CPU+Scheduling 技术资料
汇集 CPU+Scheduling 相关的电路原理图、PCB工程文件、单片机/FPGA源代码、数据手册与应用设计方案。
收录资源 500 份
全站深度检索
共匹配 500 份工程资源
· 第 30 / 50 页
压缩工程
第二部分 PSoC CPU子系统[PSOC设计指南书课件]
压缩工程
一种流水线CPU的verilog源代码，里面有各个模块的源代码，希望对大家有帮助
压缩工程
康佳CPU型号TDA8301EPROM数据(1)
电路图纸
目前很多产品都广泛用了FPGA，虽然品种不同，但编程方式几乎都一样：利用专用的EPROM对FPGA进行配置。专用的EPROM价格不便宜，且大不跟上都是一次性OPT方式编程。一旦更改FPGA设计，代价不
电路图纸
基于现场可编程(FPGA)技术和硬件描述语言VHDL的设计和综合，通过自顶向下的设计方法和模块化设计思想，在Quartus II环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块，介绍了基于FPGA…
压缩工程
这是有关cpu和存储器挂接的一个硬件课程设计，图片是用protel 99 se 画的，程序用唐都仪器调试通过，仅为一个理论性的东西。自己写的，请多指教。
压缩工程
康佳CPU型号CK1101EPROM数据(1)
技术文档
TCL CPU M05V4(24C08)存储器数据
PDF文档
资料->【B】电子技术->【B5】通信技术->【1】通信协议->【串口】（UART、RS232、RS485）->多CPU系统共享串行EEPROM.txt