CPLD
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术,从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
资源总数
500
CPLD 全部资料 500 份
本课程设计主要解决用CPLD芯片编程
本课程设计主要解决用CPLD芯片编程,实现基本模型机中的CPU功能。为方便地址显示灯观测,地址寄存器仍用试验装置上的电路单元,微程序控制器也用实验板上的单元电路提供,CPU的其余各个模块全部写入CPLD中。
2016-03-18
172
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23
使用FPGA/CPLD设置语音AD、DA转换芯片AIC23,FPGA/CPLD系统时钟为24.576MHz 1、AIC系统时钟为12.288MHz,SPI时钟为6.144MHz 2、AIC处于主控模式 3、input bit leng...
2013-12-20
22