CPLD
CPLD采用CMOSEPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度和低功耗的可编程逻辑器件。cPCI总线
资源总数
500
CPLD 热门资料
查看全部 500 份 →基于CPLD器件的现代数字系统设计方法
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
2013-11-12
53
基于CPLD器件的现代数字系统设计方法
摘要：介绍了一种利用CPLD芯片设计的数字钟电路，该系统采用自顶向下的层次模块化 设计手段构建电路，代表了BDA的发展趋势。文中结合实例详尽介绍了原理图设计输入方 式以及设计过程。
2013-10-09
119
基于CPLD FPGA的数字通信系统建模与设计
本书主要介绍了基于cpld/fpga的数字通信系统的设计原理与建模方法。从通信系统的组成、eda概述及建模的概念开始（第1～2章），围绕数字通信系统的vhdl设计与建模两条主线，讲述了常用基本电路的建模与vhdl编程设计（第3章），详细地介...
2014-01-03
196